計(jì)算機(jī)組成原理復(fù)習(xí)筆記

計(jì)算機(jī)組成原理復(fù)習(xí)筆記前件知識(shí)：基本電路知識(shí)與、或、非、異或、與非、或非等如下表所示：真值表與或非（A）異或與非或非AB只0就為0只1就為1取反相異為1只0就為1只1就為000001011010111101001011011110000第一章計(jì)算機(jī)系統(tǒng)概論1．計(jì)算機(jī)系統(tǒng)組成計(jì)算機(jī)系統(tǒng)組成：計(jì)算機(jī)組成原理由硬件系統(tǒng)與軟件系統(tǒng)組成。根據(jù)馮諾.依曼的存儲(chǔ)程序控制原理由五大部件組成：運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備。軟件系統(tǒng)：系統(tǒng)軟件、應(yīng)用軟件計(jì)算機(jī)系統(tǒng)計(jì)算機(jī)系統(tǒng)硬件系統(tǒng)軟件系統(tǒng)中央處理器（CPU）外設(shè)：輸入、輸出設(shè)備、外存儲(chǔ)器等主機(jī)內(nèi)存儲(chǔ)器：DDR2，DDR3運(yùn)算器控制器寄存器系統(tǒng)軟件應(yīng)用軟件操作系統(tǒng)數(shù)據(jù)庫管理系統(tǒng)程序編譯工具通用軟件特制軟件摩爾定律：記住價(jià)格與時(shí)間成反比。2．計(jì)算機(jī)系統(tǒng)性能指標(biāo)字長（處理機(jī)字長）是指計(jì)算機(jī)處理器一次能夠完成的二進(jìn)制位數(shù)（16，32，64）。MIPS是指計(jì)算機(jī)處理器每秒執(zhí)行百萬條指令。3．計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)分為五級(jí)以下圖所示：第4級(jí)第3級(jí)第2級(jí)第1級(jí)第5級(jí)第4級(jí)第3級(jí)第2級(jí)第1級(jí)第5級(jí)第二章運(yùn)算方法和運(yùn)算器1.原碼、反碼、補(bǔ)碼、移碼的計(jì)算方法性質(zhì)原碼反碼補(bǔ)碼移碼正數(shù)原碼反碼補(bǔ)碼一樣移碼主要用于表示浮點(diǎn)數(shù)中的階碼負(fù)數(shù)連同符號(hào)位一起使用二進(jìn)制表示除符號(hào)位以外其余位取反（0變1，1變0）除符號(hào)位外其余位取反加1（性質(zhì)等于在反碼基礎(chǔ)之上加1）零[+0]原=00…00[-0]原=10…00[+0]反=00…00[-0]反=11…11[+0]補(bǔ)=[-0]補(bǔ)=00…00補(bǔ)碼的真值公式：將所有位上的數(shù)按基數(shù)2n-1（n為數(shù)所在的位置）相乘后求出和，這個(gè)和的結(jié)果就是補(bǔ)碼的真值。計(jì)算某個(gè)數(shù)大于或小于某個(gè)值得條件。例：[X]補(bǔ)=（01101）2,[Y]補(bǔ)=（11101）2。則X與Y的十進(jìn)制數(shù)是多少。X=-0×24+1×23+1×22+0×21+1×20=8+4+1=（+13）10Y=-1×24+1×23+1×22+0×21+1×20=-8+4+1=（-1）102．原碼、反碼、補(bǔ)碼、移碼的表示范圍（n位二進(jìn)制位數(shù)）碼制定點(diǎn)整數(shù)定點(diǎn)小數(shù)范圍舉例（n=8）范圍原碼-（2n-1-1）~+（2n-1-1）-127~+127-（1-2-(n-1)）~+（1-2-(n-1)）反碼-（2n-1-1）~+（2n-1-1）-127~+127-（1-2-(n-1)）~+（1-2-(n-1)）補(bǔ)碼-2n-1~+（2n-1-1）-128~+127-1~+（1-2-(n-1)）移碼-2n-1~+（2n-1-1）-128~+127-1~+（1-2-(n-1)）浮點(diǎn)數(shù)的表示范圍就省略了。3．BCD和ASCLL碼BCD：俗稱8421碼。使用4位二進(jìn)數(shù)才表現(xiàn)一位十進(jìn)制數(shù)。（4位）ASCLL碼：用于表示字符。（用一個(gè)字節(jié)八位來表示，只使用了七位。最前后一位始終為0）.記住特殊的字符的ASCLL碼值：字符十進(jìn)制數(shù)ASCLL碼補(bǔ)充說明A651000001大小到小寫+32.小寫到大小-32.要求字符在這三個(gè)上面推即可獲得。a97110000104801100004．校驗(yàn)碼：奇偶校驗(yàn)奇偶校驗(yàn)（含校驗(yàn)碼的個(gè)數(shù)）110101數(shù) 奇校驗(yàn)奇數(shù)個(gè)11101011 偶校驗(yàn)偶數(shù)個(gè)11101010奇偶校驗(yàn)提供奇數(shù)個(gè)錯(cuò)誤檢測，無法檢測偶數(shù)個(gè)錯(cuò)誤，更無法識(shí)別錯(cuò)誤信息的位置。5．變形補(bǔ)碼與溢出判斷溢出方法：（1）雙符號(hào)位兩個(gè)符號(hào)位異號(hào)，用異或門實(shí)現(xiàn)變形補(bǔ)碼是判斷溢出的一種檢測方法。采用變形補(bǔ)碼后，任何正數(shù)，兩個(gè)符號(hào)位都是“0”，任何負(fù)數(shù)，兩個(gè)符號(hào)后都是“1”。如果兩個(gè)數(shù)相加后，在符號(hào)位中出現(xiàn)了“10”或“01”則說明溢出。參考下表判斷是否溢出。（2）單符號(hào)位最高位的進(jìn)位和符號(hào)位進(jìn)位異號(hào)。結(jié)果溢出判斷依據(jù)下表所示：符號(hào)位結(jié)果00正數(shù)01正溢出10負(fù)溢出11負(fù)數(shù)6．運(yùn)算器（1）運(yùn)算器是中央處理器的組成部分。主要功能是完成計(jì)算機(jī)的算術(shù)運(yùn)算與邏輯運(yùn)算。運(yùn)算器的組成部件有：算術(shù)邏輯運(yùn)算單元（ALU）、數(shù)據(jù)緩沖寄存器、通用寄存器、多路轉(zhuǎn)換器和數(shù)據(jù)總線等邏輯構(gòu)件。（2）提高運(yùn)算器高速性采用的措施：先行進(jìn)位陣列乘除法流水線（3）74181ALU（算術(shù)邏輯運(yùn)算單元）:4位算術(shù)邏輯運(yùn)算單元，支持16種邏輯運(yùn)算、16種算術(shù)運(yùn)算組內(nèi)先行進(jìn)位（4）74182CLA（先行進(jìn)位發(fā)生器）先行進(jìn)位部件，可以實(shí)現(xiàn)多組74181ALU的組間先行進(jìn)位組合形式（5）ALU的設(shè)計(jì)：片內(nèi)先行進(jìn)位，片間串行進(jìn)位。16位ALU和32位ALU的設(shè)計(jì)。（6）編址：字節(jié)編址與字編址字節(jié)編址：某計(jì)算機(jī)內(nèi)存按字節(jié)編址，內(nèi)存地址區(qū)域從44000H到6BFFFH，共有___(11)___K字節(jié)。若采用16K×4bit的SRAM芯片，構(gòu)成該內(nèi)存區(qū)域共需___(12)___片。算法為6BFFFH-44000H+1H=28000H=163840/1024=160K(1+F=16逢十六進(jìn)一,所以6BFFFH+1H=6C000H)內(nèi)存按字節(jié)編址,這163839應(yīng)該是Byte。內(nèi)存160K，8bit,采用16K×4bit的SRAM芯片，需要160/16×8/4=20片字編址：給出容量、字長，計(jì)算尋址范圍 例：字長32位，存儲(chǔ)容量64KB，尋址范圍64KB/32=64K*8/32=16K按字編址的尋址范圍是：0~64M。也即0000000~3FFFFFFH計(jì)算步驟：256M字節(jié)=256*1024*1024*8位，按計(jì)算機(jī)按32位字長單字編址。則單字的位數(shù)為32位，范圍為（256*1024*1024*8位）/32位=64M。此外若計(jì)算機(jī)按32位字長半字編址。則半字的位數(shù)為16位，范圍為（256*1024*1024*8位）/16位=128M計(jì)算機(jī)按32位字長雙字編址。則雙字的位數(shù)為64位，范圍為（256*1024*1024*8位）/64位=32M第三章多層次的存儲(chǔ)器1．存儲(chǔ)器的層次因?yàn)閷θ萘看蟆⑺俣瓤?、成本低要要求，在一個(gè)存儲(chǔ)器中要求同時(shí)兼顧這三方法是不容易的。多級(jí)存儲(chǔ)器體系結(jié)構(gòu)，即使用高速緩沖存儲(chǔ)器、主存儲(chǔ)器、外存儲(chǔ)器，來解決這個(gè)矛盾。CPU可以直接訪問內(nèi)存儲(chǔ)器（主存儲(chǔ)器和cache），而不能直接訪問外存儲(chǔ)器（磁盤和光盤）。2．外存和內(nèi)存比較存儲(chǔ)器容量速度價(jià)格內(nèi)存儲(chǔ)器小快高外存儲(chǔ)器大慢低3．半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器分為靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）和動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）的。存儲(chǔ)器用處刷新行列地址復(fù)用SRAMcache不需要不是DRAM內(nèi)存需要是4．DRAM的兩種刷新方式DRAM刷新方式：集中式刷新、分散式刷新；集中式刷新：每隔一段時(shí)間連接刷新所有行。分散式刷新：每隔一段時(shí)間刷新一行。5．主存的性能指標(biāo)存儲(chǔ)容量、存取時(shí)間、存儲(chǔ)周期、存儲(chǔ)器帶寬。存儲(chǔ)容量：存儲(chǔ)器中可以存放內(nèi)容的存儲(chǔ)單元總數(shù)。存取時(shí)間：一次讀/寫的時(shí)間。存儲(chǔ)周期：存儲(chǔ)器進(jìn)行連續(xù)讀和寫操作所允許的最短時(shí)間間隔。存儲(chǔ)器帶寬：單位時(shí)間內(nèi)存取的信息量（b/s,B/s做量度）。存取時(shí)間、存儲(chǔ)周期、存儲(chǔ)器帶寬三個(gè)概念反映了主存的速度指標(biāo)。6．存儲(chǔ)器擴(kuò)展存儲(chǔ)器容量的擴(kuò)充主要有字長位數(shù)擴(kuò)展和字存儲(chǔ)容量擴(kuò)展。（1）字長位數(shù)擴(kuò)展 d=設(shè)計(jì)要求的存儲(chǔ)器容量/已知芯片存儲(chǔ)容量例：利用1MX4位的SRAM芯片，設(shè)計(jì)一個(gè)存儲(chǔ)容量為1MX8位的SRAM存放器。d=(1MX8)/(1MX4)=2(片)（2）字存儲(chǔ)容量擴(kuò)展例：利用1MX8位的DRAM芯片，設(shè)計(jì)2MX8位的DRAM存儲(chǔ)器。d=(2MX8)/(1MX8)=2(片)7.地址線與數(shù)據(jù)線一個(gè)512K×16的存儲(chǔ)器，其地址線和數(shù)據(jù)線的條數(shù)地址線：512K=512*1024=29*210=219，所以地址線為19。數(shù)據(jù)線：16就是數(shù)據(jù)線。8．只讀存儲(chǔ)器和閃速存儲(chǔ)器只讀存儲(chǔ)器（ROM）：掩模ROM，可編程ROM（EPROM和E2PROM）；閃速存儲(chǔ)器：Flash存儲(chǔ)器。EPROM：光擦可編程的只讀存儲(chǔ)器E2PROM：電擦可編程的只讀存儲(chǔ)器9．提高存儲(chǔ)器訪問速度的方法：雙端口存儲(chǔ):兩套相互獨(dú)立的讀寫電路交叉存儲(chǔ)：同時(shí)讀寫，順序傳送（流水）Cache：解決CPU和主存之間的速度匹配問題10．地址映射和替換算法知識(shí)點(diǎn)名稱解釋主存與Cache地址映射全相聯(lián)映射主存中的一塊的地址（塊號(hào)）和塊的內(nèi)容（字）一起放在cache的行中，塊地址存在cache行的標(biāo)記部分中。直接映射一種多對一的映射關(guān)系，但一個(gè)主存塊只能復(fù)制到cache中一個(gè)特定位置。組相聯(lián)映射前兩種折衷方案。Cache中替換算法（策略）最不經(jīng)常使用（LFU）把一段時(shí)間內(nèi)訪問次數(shù)最少的那行數(shù)據(jù)換出。近期最不經(jīng)常使用（LRU）近期長久未被訪問的行換出。隨機(jī)替換從特定位置隨機(jī)選取一行換出即可。11．虛擬存儲(chǔ)器采用虛擬存儲(chǔ)器的主要目的是擴(kuò)大存儲(chǔ)器空間，并能進(jìn)行自動(dòng)管理。常用的虛擬存儲(chǔ)器系統(tǒng)由哪兩級(jí)存儲(chǔ)器組成？主存——輔存第四章指令系統(tǒng)1．指令計(jì)算機(jī)程序：由一系統(tǒng)機(jī)器指令組成。機(jī)器指令：被稱為指令，由操作碼字段（操作性質(zhì)）與地址碼字段（操作數(shù)，地址，結(jié)果等）組成。介于微指令與宏指令之間。每一條指令可以完成一個(gè)獨(dú)立的算術(shù)運(yùn)算或邏輯運(yùn)算操作。從操作數(shù)的物理位置來說，可將指令歸結(jié)為三種類型：寄存器—寄存器型（RR）、寄存器—存儲(chǔ)器型（RS）、存儲(chǔ)器—存儲(chǔ)器型（SS）2．指令系統(tǒng)指令系統(tǒng)類別特點(diǎn)精簡指令系統(tǒng)（RISC）選取使用頻率最高的一些簡單指令，指令條數(shù)少；指令長度固定，指令格式種類少，尋址方式種類少；只有取數(shù)/存數(shù)指令訪問存儲(chǔ)器，其余指令的操作都在寄存器之間進(jìn)行。復(fù)雜指令系統(tǒng)（CISC）指令多，尋址方式多等。3．計(jì)算機(jī)尋址方式尋址方式種類解釋隱含尋址指令中隱含著操作數(shù)的地址立即尋址指令中直接給出操作數(shù)直接尋址指令中給出操作數(shù)在內(nèi)存中的存儲(chǔ)地址間接尋址指令中給出操作數(shù)地址在內(nèi)存中的地址寄存器尋址指令中給出操作數(shù)在寄存器的地址。寄存器間接尋址操作數(shù)地址在通用寄存器中，操作數(shù)在通用寄存器指定的內(nèi)存地址中偏移尋址直接與寄存器尋址方式結(jié)合：相對尋址，基址尋址，變址尋址。段尋址微機(jī)中采用這種尋址方式堆棧尋址寄存器堆棧和存儲(chǔ)器堆棧4．程序控制類指令的功能是？答：程序控制指令用于程序執(zhí)行流程的控制。程序控制指令又稱轉(zhuǎn)移指令，主要是改變程序執(zhí)行的順序。5．匯編語言特性：硬件相關(guān)、編制難度大、執(zhí)行速度快。第5章中央處理器1．中央處理器中央處理器（CPU）的作用：指令控制，操作控制，數(shù)據(jù)加工。由運(yùn)算器、控制器和寄存器組構(gòu)成。CPU中的主要寄存器有：程序計(jì)數(shù)器（PC）、指令寄存器（IR）、地址寄存器（AR）、緩沖寄存器（DR），通用寄存器（R0~R3）、。狀態(tài)條件寄存器（PSW）。2．操作控制器名稱：操作控件器作用根據(jù)指令操作碼和時(shí)序信號(hào)產(chǎn)生各種操作控制信號(hào)分類硬布線控制器原理公式控制信號(hào)是指令操作碼譯碼器輸出Im、時(shí)序信號(hào)（節(jié)拍電位Mi,節(jié)拍脈沖Tk）和狀態(tài)條件信號(hào)Bj的邏輯函數(shù)。C=f(Im,Mi,Tk,Bj);微程序控制器原理：主要由控制存儲(chǔ)器、微指令寄存器和地址轉(zhuǎn)移邏輯三大部分組成，其中微指令寄存器分為微地址寄存器和微指令寄存器兩部。原理圖如下圖所示：OPOP地址轉(zhuǎn)移邏輯微地址寄存器P字段控制字段控制存儲(chǔ)器地址譯碼碼頭指令寄存器IR狀態(tài)條件微命令信號(hào)微命令寄存器……微程序控制器組成原理框圖3.指令周期指令周期是指CPU從主存取出一條指令加上執(zhí)行這條指令的時(shí)間。4．水平型微指令與垂直型微指令比較比較水平性微指令一次可完成多個(gè)微操作，垂直型一次只能完成1到2個(gè)微操作。水平型微指令并行操作能力強(qiáng)，效率高，靈活性強(qiáng)，垂直型指令則較差。水平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長。由水平型微指令解釋指令的微程序，有微指令字較長而微程序短的特點(diǎn)。垂直型微指令則相反，微指令字較短而微程序長。水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對來說，比較容易掌握。5．并行處理技術(shù)并行性：并發(fā)性是指兩個(gè)以上的事件在同一時(shí)間間隔內(nèi)發(fā)生。一個(gè)m段流水線處理器提高的效率 計(jì)算：第一條指令m，其他指令1，若有n條指令則m+(n-1)，效率mn/[m+n-1]若n很大，則mn/[m+n-1]約等于mn/n，即m第六章總線系統(tǒng)1．系統(tǒng)總線總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳遞的公共通路?？偮肪€分類解釋內(nèi)部總線CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線系統(tǒng)總路線CPU同其他高速功能部件之間連接的總線分類名稱功能數(shù)據(jù)總線傳輸數(shù)據(jù)控制總線提供主存、I/O接口設(shè)備的控制信號(hào)和響應(yīng)信號(hào)及時(shí)序信號(hào)地址總線指定主存和I/O設(shè)備接口電路的地址I/O總路線I/O設(shè)備之間互連的總線2．總線仲裁方式按仲裁電路位置分解釋集中式仲裁每個(gè)功能模塊有兩條線連到總線控制器：一條送往仲裁器的總線請求信號(hào)線BR，一條是仲裁器送出的總線授權(quán)信號(hào)線BG。分類說明鏈?zhǔn)讲樵兎绞浇忉屧诓樵冩溨须x總線最近的設(shè)備具有最高優(yōu)先級(jí)，離總線仲裁器越遠(yuǎn)，優(yōu)先級(jí)低。優(yōu)點(diǎn)用很少線就可以實(shí)現(xiàn)總線仲裁，易擴(kuò)充設(shè)備。缺點(diǎn)低優(yōu)先級(jí)設(shè)備難得到響應(yīng)，對電路故障最敏感。計(jì)數(shù)器定時(shí)查詢方式解釋計(jì)數(shù)器來實(shí)現(xiàn)優(yōu)先級(jí)的序列變更。優(yōu)點(diǎn)可改變優(yōu)先次序。缺點(diǎn)靈活性是以增加線數(shù)為代價(jià)的，若從零開始，低優(yōu)先級(jí)設(shè)備難得到響應(yīng)。獨(dú)立請求方式解釋根據(jù)排隊(duì)電路，它根據(jù)一定的優(yōu)先次序決定設(shè)備請求的響應(yīng)。優(yōu)點(diǎn)響應(yīng)時(shí)間最快，即確定響應(yīng)設(shè)備時(shí)所花費(fèi)時(shí)間少。對優(yōu)先次序的控制相當(dāng)靈活。缺點(diǎn)分散（分布）式仲裁分布式仲裁不需要集中的總路線仲裁器，每個(gè)潛在的主能模塊都有自己的仲裁號(hào)和仲裁器。需要將自己的仲裁號(hào)與共享的仲裁號(hào)進(jìn)行比較，大于時(shí)仲裁號(hào)將被收回。最后，獲勝者的仲裁號(hào)留在仲裁總線上。3．單總線系統(tǒng)從信息流的傳送效率來看，單總線系統(tǒng)工作效率最低。4．同步通信比異步通信具有較高的傳輸頻率的原因原因：用一個(gè)公共的時(shí)鐘信號(hào)（統(tǒng)一時(shí)序信號(hào)）進(jìn)行同步第七章外存與I/O設(shè)備1．磁盤存儲(chǔ)器技術(shù)指標(biāo)解釋存儲(chǔ)密度存儲(chǔ)密碼分為道密度、位密度、面密度。存儲(chǔ)容量可以存儲(chǔ)的字節(jié)總數(shù)。平均存取時(shí)間根據(jù)讀寫指令，磁頭從一個(gè)位置轉(zhuǎn)移到新的記錄位置，至開始讀或?qū)憯?shù)據(jù)所需要的時(shí)間。組成：尋道時(shí)間，等待時(shí)間，數(shù)據(jù)傳輸時(shí)間。平均等時(shí)間等于轉(zhuǎn)一圈時(shí)間的一半數(shù)據(jù)傳輸率在單位時(shí)間內(nèi)向主機(jī)傳送數(shù)據(jù)的字節(jié)數(shù)2．磁盤驅(qū)動(dòng)器向盤片磁層記錄數(shù)據(jù)時(shí)，采用的寫入方式是串行的還是并行的？答采用的是并行。第八章輸入輸出系統(tǒng)1．I/O控制方式I/O控制方式解釋實(shí)現(xiàn)方式說明程序查詢方式程序?qū)崿F(xiàn)是一種最簡單的輸入輸出方式，數(shù)據(jù)傳輸靠計(jì)算機(jī)程序控件。程序中斷方式由外設(shè)主動(dòng)來通知CPU，當(dāng)中斷來時(shí)，CPU停止現(xiàn)行程序，轉(zhuǎn)向中斷處理程序。外設(shè)有中斷優(yōu)先級(jí)別。說明的問題：盡管中斷請求隨機(jī)，只有在公操作時(shí)才處理中斷請求直接內(nèi)存訪問（DMA）方式硬件實(shí)現(xiàn)是一種全完由硬件執(zhí)行I/O交換的工作方式。既考慮到中斷響應(yīng)，又節(jié)約中斷開銷。通道方式磁盤驅(qū)動(dòng)器向盤片磁層記錄數(shù)據(jù)時(shí)，采用的寫入方式是串行的還是并行的？2．DMA控制器與CPU分時(shí)使用內(nèi)存時(shí)，通常采用那幾種方法？答：停止CPU訪問、周期挪用、DMA和CPU交替訪存。采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)要占用一個(gè)存儲(chǔ)周期的時(shí)間。計(jì)算題：1、負(fù)整數(shù)原碼表示，反碼表示，補(bǔ)碼表示和移碼表示（用8位二進(jìn)制表示，并設(shè)最高位為符號(hào)位，真值為7位）。例如：-12解題思路：原碼：先將十進(jìn)制數(shù)換算成二進(jìn)制表示。將其使用八位二進(jìn)制進(jìn)行表示，并將最高位設(shè)置為符號(hào)位，如正數(shù)是0表示，負(fù)數(shù)為1。這樣表示出來的是原碼。反碼：正數(shù)的反碼為原碼。負(fù)數(shù)為原碼除符號(hào)以外其余位取反（原來為1的，反碼中則為0，否則為1）。補(bǔ)碼：正數(shù)的補(bǔ)碼為原碼。負(fù)數(shù)為反碼+1。注意溢出的判斷（參考上面的解釋）。移碼：正數(shù)與負(fù)數(shù)的移碼都為補(bǔ)碼符號(hào)位取反之后表示。根據(jù)上述求解過程得出：[-12]原反補(bǔ)移=01110100;2、已知X=(1100)2,Y=(-1101)2,用變形補(bǔ)碼計(jì)算X+Y、X-Y，并指出是否溢出。解題思路：先把X，Y原碼，補(bǔ)碼求出。并在在補(bǔ)碼中使用兩來來表示符號(hào)位進(jìn)位情況。使用兩個(gè)數(shù)進(jìn)行相加結(jié)果兩位符號(hào)進(jìn)位中出現(xiàn)”01”和”10”則出現(xiàn)溢出情況。01為正溢，10為負(fù)溢。減法中，可以把減數(shù)當(dāng)成負(fù)數(shù)進(jìn)行計(jì)算，則X-Y=X+（-Y）。根據(jù)上述計(jì)算規(guī)則，結(jié)果：[X]原=[X]補(bǔ)=001100；[Y]原=11101；[Y]補(bǔ)=110010；[-Y]補(bǔ)=001101；X+Y=[X]補(bǔ)+[Y]補(bǔ)。 [X]補(bǔ) 001100+[Y]補(bǔ)110010---------------------------------[X+Y]補(bǔ) 111110兩個(gè)符號(hào)位出現(xiàn)了“11”，沒有溢出。X-Y=[X]補(bǔ)+[-Y]補(bǔ)。 [X]補(bǔ) 001100+[-Y]補(bǔ)001101---------------------------------[X+Y]補(bǔ) 011001兩個(gè)符號(hào)位出現(xiàn)了“01”，表示正溢出。3、用原碼陣列乘法器計(jì)算X×Y，X為0011，Y為-1101。解題思路：先求出[X]原、[Y]原。再求出|X|和|Y|。|X|X|Y|。[X]原=0011；[Y]=11101，[Y]原=11101；|X|=11；|Y|=1101；|Y|X|X|=1101X11------------------------ 1101 1101-------------------------100111固[XXY]原=1100111.簡答題：1．一個(gè)定點(diǎn)補(bǔ)碼整數(shù)[N]補(bǔ)=XnXn-1……X0,寫出補(bǔ)碼的真值公式。解：[N]補(bǔ)的真值：-Xn*2n-1+Xn-1*2n-2+….+X0*2n-n；例：[X]補(bǔ)=011101;[Y]補(bǔ)=111101；求其補(bǔ)碼真值；[X]補(bǔ)補(bǔ)碼值為0*25+1*24+1*23+1*22+0*21+1*20=0+16+8+4+0+1=29[Y]補(bǔ)補(bǔ)碼值為-1*25++1*24+1*23+1*22+0*21+1*20=-32+16+8+4+0+1=-32.利用定點(diǎn)小數(shù)的補(bǔ)碼真值公式，解決問題，例P62的第2題例P62的第2題:設(shè)[x]補(bǔ)=a7.a6a5….a0,其中ai取0或1，若要x>-0.5,求a0,a1,a2,…,a6的取值。當(dāng)a7=0時(shí)，無論a6~0取什么值,[x]補(bǔ)的真值都>-0.5;當(dāng)a7=1時(shí)，a6=1，a5~0之間至少有一個(gè)不為0.則[x]補(bǔ)的真值會(huì)>-0.5;例：[x]補(bǔ)=1.1110000，其真值為；[x]補(bǔ)=-1*20+1*2-1+1*2-2+1*-3+0*2-4+0*2-5+0*2-6+1*2-7=-1+0.5+0.25+0.125+0+0+0+0=-0.125;3.指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何從時(shí)間和空間上區(qū)分它們是指令還是數(shù)據(jù)？從時(shí)間上講，取指令事件發(fā)生在“取指周期”；取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期”。從空間上講，從內(nèi)存讀出的指令流向控制器（指令寄存器）；從內(nèi)存讀出數(shù)據(jù)流流向運(yùn)算器（通用寄存器）。4.提高存儲(chǔ)器速度可采用哪些措施，請說出至少五種措施。①采用高速器件②采用cache（高速緩沖存儲(chǔ)器）③采用多體交叉存儲(chǔ)器④采用雙端口存儲(chǔ)器⑤加長存儲(chǔ)器的字長5.請說明指令周期、機(jī)器周期、時(shí)鐘周期之間的關(guān)系。指令周期是指取出并執(zhí)行一條指令的時(shí)間，指令周期常常用若干個(gè)CPU周期數(shù)來表示，CPU周期也稱為機(jī)器周期，而一個(gè)CPU周期又包含若干個(gè)時(shí)鐘周期（也稱為節(jié)拍脈沖或T周期）。6.RISC指令系統(tǒng)的三個(gè)重要特點(diǎn)是什么？（1）選取使用頻率最高的一些簡單指令，以及很有用但不復(fù)雜的指令。（2）指令長度固定，指令格式種類少，尋址方式種類少。（3）只有取數(shù)/存數(shù)指令訪問存儲(chǔ)器，其余指令的操作都在寄存器之間進(jìn)行。應(yīng)用題應(yīng)用題1、8K*8位EPROM芯片組成16K*16位的只讀存儲(chǔ)器，試問：（1）數(shù)據(jù)寄存器多少位？16（2）地址寄存器多少位？14（3）共需要多少個(gè)EPROM芯片？16K*16/（8K*8）=4（4）畫出此存儲(chǔ)器與CPU的連接圖。A13CPUA13CPUA12-A0A12-A08K×8K×88K×88K×8K×88K×8D7-D0D7-D0D15-D8D15-D0D15-D0解題過程：（下同）數(shù)據(jù)寄存器位數(shù)就是就是擴(kuò)充后的數(shù)據(jù)位數(shù)即16K*16位中的后一個(gè)16。即16K=214中14。D=設(shè)計(jì)要求的存儲(chǔ)器容量/已知芯片存儲(chǔ)容量圖如上所示。8K*8位EPROM芯片組成32K*16位的只讀存儲(chǔ)器，試問？（1）數(shù)據(jù)寄存器多少位？16（2）地址寄存器多少位？15（3）