電子技術(shù)基礎(chǔ)項(xiàng)目化教程課件 項(xiàng)目六 邏輯代數(shù)與邏輯門電路 6.4.2 集成邏輯電路的接口電路

6.4拓展知識(shí)6.4.2集成邏輯電路的接口電路下頁(yè)總目錄下頁(yè)上頁(yè)首頁(yè)6.4.2集成邏輯電路的接口電路

在實(shí)際的數(shù)字電路系統(tǒng)中總是將一定數(shù)量的集成邏輯電路按需要前后連接起來(lái)。這時(shí)，前級(jí)電路的輸出將與后級(jí)電路的輸入相連并驅(qū)動(dòng)后級(jí)電路工作。這就存在著電平的配合和負(fù)載能力這兩個(gè)需要妥善解決的問(wèn)題。

1.TTL與TTL的連接TTL集成邏輯電路的所有系列，由于電路結(jié)構(gòu)形式相同，電平配合比較方便，不需要外接元件可直接連接，不足之處是輸出為低電平時(shí)負(fù)載能力的限制。下頁(yè)上頁(yè)首頁(yè)2.CMOS與CMOS的銜接CMOS電路之間的連接十分方便，不需另加外接元件。對(duì)直流參數(shù)來(lái)講，一個(gè)CMOS電路可帶動(dòng)的CMOS電路數(shù)量是不受限制，但在實(shí)際使用時(shí)，應(yīng)當(dāng)考慮后級(jí)門電路輸入電容對(duì)前級(jí)門的傳輸速度的影響，電容太大時(shí)，傳輸速度要下降，因此在高速使用時(shí)要從負(fù)載電容來(lái)考慮，例如CC4000T系列。CMOS電路在10MHz以上速度運(yùn)用時(shí)應(yīng)限制在20個(gè)門以下。

3.TTL驅(qū)動(dòng)CMOS電路TTL電路驅(qū)動(dòng)CMOS電路時(shí)，若CMOS電路的電源也為5V，由于輸出高電平通常低于CMOS電路對(duì)輸入高電平的要求，因此在TTL電路的輸出端接上一個(gè)上拉電阻至電源正極來(lái)提高TTL電路的輸出高電平，確保與CMOS輸入高電平實(shí)現(xiàn)電平的匹配，如圖6-50所示。圖中R的取值為2～6.2K較合適，這時(shí)TTL后級(jí)的CMOS電路的數(shù)目實(shí)際上是沒(méi)有什么限制的。

圖6-50接入上拉電阻提高TTL電路的輸出高電平

針對(duì)TTL驅(qū)動(dòng)CMOS電路解決電平匹配的問(wèn)題，還有一種解決方法是使用帶電平偏移CMOS門電路實(shí)現(xiàn)電平轉(zhuǎn)換，如圖6-51所示。例如CC40109就是這種帶電平偏移的門電路實(shí)現(xiàn)電平轉(zhuǎn)換，它有兩種直流電源VCC和VDD供電，電平移動(dòng)器輸入TTL電平，調(diào)制成CMOS電平輸出送到下一級(jí)。

圖6-51帶電平偏移CMOS門電路實(shí)現(xiàn)電平轉(zhuǎn)換

下頁(yè)上頁(yè)首頁(yè)另外，CC74HCT系列CMOS電路在實(shí)現(xiàn)門電路級(jí)聯(lián)時(shí)，可以直接連接。因?yàn)镃C74HCT系列屬于高速CMOS電路，通過(guò)制造工藝和設(shè)計(jì)的改進(jìn)，滿足門電路對(duì)輸入高、低電平的要求，因此，無(wú)需外加任何元器件。

下頁(yè)上頁(yè)首頁(yè)4.CMOS驅(qū)動(dòng)TTL電路用CMOS驅(qū)動(dòng)TTL電路時(shí)，CMOS的輸出電平能滿足TTL對(duì)輸入電平的要求，而驅(qū)動(dòng)電流將受限制，主要問(wèn)題是CMOS電路不能提供足夠大的驅(qū)動(dòng)電流。為了解決上述問(wèn)題，常用的方法有以下幾種。

下頁(yè)上頁(yè)首頁(yè)方法一：圖6-52所示電路是把幾個(gè)相同功能的CMOS電路并聯(lián)使用，即將其輸入端并聯(lián)，輸出端并聯(lián)可以增大CMOS電路輸出為低電平時(shí)的電流值，以提高帶負(fù)載能力。

圖6-52并聯(lián)CMOS門電路以提高帶負(fù)載能力

下頁(yè)上頁(yè)首頁(yè)方法二：圖6-53所示電路采用CMOS驅(qū)動(dòng)器，如CC4049、CC4050是專為給出較大驅(qū)動(dòng)能力而設(shè)計(jì)的CMOS電路。

圖6-53用CMOS驅(qū)動(dòng)器驅(qū)動(dòng)TTL電路下頁(yè)上頁(yè)首頁(yè)方法三：圖6-54所示電路用由NPN晶體管構(gòu)成的單管