PCB電路板PCB設(shè)計(jì)基礎(chǔ)教程

PCB設(shè)計(jì)基礎(chǔ)教程目錄高速PCB設(shè)計(jì)指南之一高速PCB設(shè)計(jì)指南之二PCBLayout指南(上)PCBLayout指南(下)PCB設(shè)計(jì)的一般原則PCB設(shè)計(jì)基礎(chǔ)知識(shí)PCB設(shè)計(jì)基本概念pcb設(shè)計(jì)注意事項(xiàng)PCB設(shè)計(jì)幾點(diǎn)體會(huì)PCBLAYOUT技術(shù)大全PCB和電子產(chǎn)品設(shè)計(jì)PCB電路版圖設(shè)計(jì)的常見(jiàn)問(wèn)題PCB設(shè)計(jì)中格點(diǎn)的設(shè)置新手設(shè)計(jì)PCB注意事項(xiàng)怎樣做一塊好的PCB板射頻電路PCB設(shè)計(jì)設(shè)計(jì)技巧整理用PROTEL99制作印刷電路版的基本流程用PROTEL99SE布線的基本流程蛇形走線有什么作用封裝小知識(shí)典型的焊盤直徑和最大導(dǎo)線寬度的關(guān)系新手上路認(rèn)識(shí)PCB新手上路認(rèn)識(shí)PCB<二>高速PCB設(shè)計(jì)指南之一高速PCB設(shè)計(jì)指南之一第一篇PCB布線在PCB設(shè)計(jì)中，布線是完成產(chǎn)品設(shè)計(jì)的重要步驟，可以說(shuō)前面的準(zhǔn)備工作都是為它而做的，在整個(gè)PCB中，以布線的設(shè)計(jì)過(guò)程限定最高，技巧最細(xì)、工作量最大。PCB布線有單面布線、雙面布線及多層布線。布線的方式也有兩種：自動(dòng)布線及交互式布線，在自動(dòng)布線之前，可以用交互式預(yù)先對(duì)要求比較嚴(yán)格的線進(jìn)行布線，輸入端與輸出端的邊線應(yīng)避免相鄰平行，以免產(chǎn)生反射干擾。必要時(shí)應(yīng)加地線隔離，兩相鄰層的布線要互相垂直，平行容易產(chǎn)生寄生耦合。自動(dòng)布線的布通率，依賴于良好的布局，布線規(guī)則可以預(yù)先設(shè)定，包括走線的彎曲次數(shù)、導(dǎo)通孔的數(shù)目、步進(jìn)的數(shù)目等。一般先進(jìn)行探索式布經(jīng)線，快速地把短線連通，然后進(jìn)行迷宮式布線，先把要布的連線進(jìn)行全局的布線路徑優(yōu)化，它可以根據(jù)需要斷開(kāi)已布的線。并試著重新再布線，以改進(jìn)總體效果。對(duì)目前高密度的PCB設(shè)計(jì)已感覺(jué)到貫通孔不太適應(yīng)了，它浪費(fèi)了許多寶貴的布線通道，為解決這一矛盾，出現(xiàn)了盲孔和埋孔技術(shù)，它不僅完成了導(dǎo)通孔的作用，還省出許多布線通道使布線過(guò)程完成得更加方便，更加流暢，更為完善，PCB板的設(shè)計(jì)過(guò)程是一個(gè)復(fù)雜而又簡(jiǎn)單的過(guò)程，要想很好地掌握它，還需廣大電子工程設(shè)計(jì)人員去自已體會(huì)，才能得到其中的真諦。1電源、地線的處理既使在整個(gè)PCB板中的布線完成得都很好，但由于電源、地線的考慮不周到而引起的干擾，會(huì)使產(chǎn)品的性能下降，有時(shí)甚至影響到產(chǎn)品的成功率。所以對(duì)電、地線的布線要認(rèn)真對(duì)待，把電、地線所產(chǎn)生的噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量。對(duì)每個(gè)從事電子產(chǎn)品設(shè)計(jì)的工程人員來(lái)說(shuō)都明白地線與電源線之間噪音所產(chǎn)生的原因，現(xiàn)只對(duì)降低式抑制噪音作以表述：（1）眾所周知的是在電源、地線之間加上去耦電容。（2）盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線＞電源線＞信號(hào)線，（通常信號(hào)線寬為：0.2～0.3mm,最經(jīng)細(xì)寬度可達(dá)0.05～0.07mm,電源線為1.2～2.5mm）對(duì)數(shù)字電路的PCB可用寬的地導(dǎo)線組成一個(gè)回路,即構(gòu)成一個(gè)地網(wǎng)來(lái)使用(模擬電路的地不能這樣使用)（3）用大面積銅層作地線用,在印制板上把沒(méi)被用上的地方都與地相連接作為地線用?；蚴亲龀啥鄬影澹娫?，地線各占用一層。2數(shù)字電路與模擬電路的共地處理現(xiàn)在有許多PCB不再是單一功能電路（數(shù)字或模擬電路），而是由數(shù)字電路和模擬電路混合構(gòu)成的。因此在布線時(shí)就需要考慮它們之間互相干擾問(wèn)題，特別是地線上的噪音干擾。數(shù)字電路的頻率高，模擬電路的敏感度強(qiáng)，對(duì)信號(hào)線來(lái)說(shuō)，高頻的信號(hào)線盡可能遠(yuǎn)離敏感的模擬電路器件，對(duì)地線來(lái)說(shuō)，整個(gè)PCB對(duì)外界只有一個(gè)結(jié)點(diǎn)，所以必須在PCB內(nèi)部進(jìn)行處理數(shù)、模共地的問(wèn)題，而在板內(nèi)部數(shù)字地和模擬地實(shí)際上是分開(kāi)的它們之間互不相連，只是在PCB與外界連接的接口處（如插頭等）。數(shù)字地與模擬地有一點(diǎn)短接，請(qǐng)注意，只有一個(gè)連接點(diǎn)。也有在PCB上不共地的，這由系統(tǒng)設(shè)計(jì)來(lái)決定。3信號(hào)線布在電（地）層上在多層印制板布線時(shí)，由于在信號(hào)線層沒(méi)有布完的線剩下已經(jīng)不多，再多加層數(shù)就會(huì)造成浪費(fèi)也會(huì)給生產(chǎn)增加一定的工作量，成本也相應(yīng)增加了，為解決這個(gè)矛盾，可以考慮在電（地）層上進(jìn)行布線。首先應(yīng)考慮用電源層，其次才是地層。因?yàn)樽詈檬潜Ａ舻貙拥耐暾浴?大面積導(dǎo)體中連接腿的處理在大面積的接地（電）中，常用元器件的腿與其連接，對(duì)連接腿的處理需要進(jìn)行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對(duì)元件的焊接裝配就存在一些不良隱患如：①焊接需要大功率加熱器。②容易造成虛焊點(diǎn)。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離（heatshield）俗稱熱焊盤（Thermal），這樣，可使在焊接時(shí)因截面過(guò)分散熱而產(chǎn)生虛焊點(diǎn)的可能性大大減少。多層板的接電（地）層腿的處理相同。5布線中網(wǎng)絡(luò)系統(tǒng)的作用在許多CAD系統(tǒng)中，布線是依據(jù)網(wǎng)絡(luò)系統(tǒng)決定的。網(wǎng)格過(guò)密，通路雖然有所增加，但步進(jìn)太小，圖場(chǎng)的數(shù)據(jù)量過(guò)大，這必然對(duì)設(shè)備的存貯空間有更高的要求，同時(shí)也對(duì)象計(jì)算機(jī)類電子產(chǎn)品的運(yùn)算速度有極大的影響。而有些通路是無(wú)效的，如被元件腿的焊盤占用的或被安裝孔、定們孔所占用的等。網(wǎng)格過(guò)疏，通路太少對(duì)布通率的影響極大。所以要有一個(gè)疏密合理的網(wǎng)格系統(tǒng)來(lái)支持布線的進(jìn)行。標(biāo)準(zhǔn)元器件兩腿之間的距離為0.1英寸(2.54mm),所以網(wǎng)格系統(tǒng)的基礎(chǔ)一般就定為0.1英寸(2.54mm)或小于0.1英寸的整倍數(shù)，如：0.05英寸、0.025英寸、0.02英寸等。6設(shè)計(jì)規(guī)則檢查（DRC）布線設(shè)計(jì)完成后，需認(rèn)真檢查布線設(shè)計(jì)是否符合設(shè)計(jì)者所制定的規(guī)則，同時(shí)也需確認(rèn)所制定的規(guī)則是否符合印制板生產(chǎn)工藝的需求，一般檢查有如下幾個(gè)方面：線與線，線與元件焊盤，線與貫通孔，元件焊盤與貫通孔，貫通孔與貫通孔之間的距離是否合理，是否滿足生產(chǎn)要求。（2）電源線和地線的寬度是否合適，電源與地線之間是否緊耦合（低的波阻抗）？在PCB中是否還有能讓地線加寬的地方。（3）對(duì)于關(guān)鍵的信號(hào)線是否采取了最佳措施，如長(zhǎng)度最短，加保護(hù)線，輸入線及輸出線被明顯地分開(kāi)。（4）模擬電路和數(shù)字電路部分，是否有各自獨(dú)立的地線。（5）后加在PCB中的圖形（如圖標(biāo)、注標(biāo)）是否會(huì)造成信號(hào)短路。（6）對(duì)一些不理想的線形進(jìn)行修改。（7）在PCB上是否加有工藝線？阻焊是否符合生產(chǎn)工藝的要求，阻焊尺寸是否合適，字符標(biāo)志是否壓在器件焊盤上，以免影響電裝質(zhì)量。（8）多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外容易造成短路。********************************************************************************************第二篇PCB布局在設(shè)計(jì)中，布局是一個(gè)重要的環(huán)節(jié)。布局結(jié)果的好壞將直接影響布線的效果，因此可以這樣認(rèn)為，合理的布局是PCB設(shè)計(jì)成功的第一步。布局的方式分兩種，一種是交互式布局，另一種是自動(dòng)布局，一般是在自動(dòng)布局的基礎(chǔ)上用交互式布局進(jìn)行調(diào)整，在布局時(shí)還可根據(jù)走線的情況對(duì)門電路進(jìn)行再分配，將兩個(gè)門電路進(jìn)行交換，使其成為便于布線的最佳布局。在布局完成后，還可對(duì)設(shè)計(jì)文件及有關(guān)信息進(jìn)行返回標(biāo)注于原理圖，使得PCB板中的有關(guān)信息與原理圖相一致，以便在今后的建檔、更改設(shè)計(jì)能同步起來(lái),同時(shí)對(duì)模擬的有關(guān)信息進(jìn)行更新，使得能對(duì)電路的電氣性能及功能進(jìn)行板級(jí)驗(yàn)證。--考慮整體美觀一個(gè)產(chǎn)品的成功與否，一是要注重內(nèi)在質(zhì)量，二是兼顧整體的美觀，兩者都較完美才能認(rèn)為該產(chǎn)品是成功的。在一個(gè)PCB板上，元件的布局要求要均衡，疏密有序，不能頭重腳輕或一頭沉。--布局的檢查印制板尺寸是否與加工圖紙尺寸相符？能否符合PCB制造工藝要求？有無(wú)定位標(biāo)記？元件在二維、三維空間上有無(wú)沖突？元件布局是否疏密有序，排列整齊？是否全部布完？需經(jīng)常更換的元件能否方便的更換？插件板插入設(shè)備是否方便？熱敏元件與發(fā)熱元件之間是否有適當(dāng)?shù)木嚯x？調(diào)整可調(diào)元件是否方便？在需要散熱的地方，裝了散熱器沒(méi)有？空氣流是否通暢？信號(hào)流程是否順暢且互連最短？插頭、插座等與機(jī)械設(shè)計(jì)是否矛盾？線路的干擾問(wèn)題是否有所考慮？第三篇高速PCB設(shè)計(jì)（一）、電子系統(tǒng)設(shè)計(jì)所面臨的挑戰(zhàn)隨著系統(tǒng)設(shè)計(jì)復(fù)雜性和集成度的大規(guī)模提高，電子系統(tǒng)設(shè)計(jì)師們正在從事100MHZ以上的電路設(shè)計(jì)，總線的工作頻率也已經(jīng)達(dá)到或者超過(guò)50MHZ，有的甚至超過(guò)100MHZ。目前約50%的設(shè)計(jì)的時(shí)鐘頻率超過(guò)50MHz，將近20%的設(shè)計(jì)主頻超過(guò)120MHz。當(dāng)系統(tǒng)工作在50MHz時(shí)，將產(chǎn)生傳輸線效應(yīng)和信號(hào)的完整性問(wèn)題；而當(dāng)系統(tǒng)時(shí)鐘達(dá)到120MHz時(shí)，除非使用高速電路設(shè)計(jì)知識(shí)，否則基于傳統(tǒng)方法設(shè)計(jì)的PCB將無(wú)法工作。因此，高速電路設(shè)計(jì)技術(shù)已經(jīng)成為電子系統(tǒng)設(shè)計(jì)師必須采取的設(shè)計(jì)手段。只有通過(guò)使用高速電路設(shè)計(jì)師的設(shè)計(jì)技術(shù)，才能實(shí)現(xiàn)設(shè)計(jì)過(guò)程的可控性。（二）、什么是高速電路通常認(rèn)為如果數(shù)字邏輯電路的頻率達(dá)到或者超過(guò)45MHZ~50MHZ，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統(tǒng)一定的份量（比如說(shuō)１／３），就稱為高速電路。實(shí)際上，信號(hào)邊沿的諧波頻率比信號(hào)本身的頻率高，是信號(hào)快速變化的上升沿與下降沿（或稱信號(hào)的跳變）引發(fā)了信號(hào)傳輸?shù)姆穷A(yù)期結(jié)果。因此，通常約定如果（線傳播延時(shí)大于1/2數(shù)字信號(hào)驅(qū)動(dòng)端的上升時(shí)間），則認(rèn)為此類信號(hào)是高速信號(hào)并產(chǎn)生傳輸線效應(yīng)。信號(hào)的傳遞發(fā)生在信號(hào)狀態(tài)改變的瞬間，如上升或下降時(shí)間。信號(hào)從驅(qū)動(dòng)端到接收端經(jīng)過(guò)一段固定的時(shí)間，如果傳輸時(shí)間小于1/2的上升或下降時(shí)間，那么來(lái)自接收端的反射信號(hào)將在信號(hào)改變狀態(tài)之前到達(dá)驅(qū)動(dòng)端。反之，反射信號(hào)將在信號(hào)改變狀態(tài)之后到達(dá)驅(qū)動(dòng)端。如果反射信號(hào)很強(qiáng)，疊加的波形就有可能會(huì)改變邏輯狀態(tài)。（三）、高速信號(hào)的確定上面我們定義了傳輸線效應(yīng)發(fā)生的前提條件，但是如何得知線延時(shí)是否大于1/2驅(qū)動(dòng)端的信號(hào)上升時(shí)間？一般地，信號(hào)上升時(shí)間的典型值可通過(guò)器件手冊(cè)給出，而信號(hào)的傳播時(shí)間在PCB設(shè)計(jì)中由實(shí)際布線長(zhǎng)度決定。下圖為信號(hào)上升時(shí)間和允許的布線長(zhǎng)度(延時(shí))的對(duì)應(yīng)關(guān)系。PCB板上每單位英寸的延時(shí)為0.167ns.。但是，（如果過(guò)孔多，器件管腳多，網(wǎng)線上設(shè)置的約束多，延時(shí)將增大。）通常高速邏輯器件的信號(hào)上升時(shí)間大約為0.2ns。如果板上有GaAs芯片，則最大布線長(zhǎng)度為7.62mm。設(shè)Tr為信號(hào)上升時(shí)間，Tpd為信號(hào)線傳播延時(shí)。如果Tr≥4Tpd，信號(hào)落在安全區(qū)域。如果2Tpd≥Tr≥4Tpd，信號(hào)落在不確定區(qū)域。如果Tr≤2Tpd，信號(hào)落在問(wèn)題區(qū)域。對(duì)于落在不確定區(qū)域及問(wèn)題區(qū)域的信號(hào)，應(yīng)該使用高速布線方法。（四）、什么是傳輸線PCB板上的走線可等效為下圖所示的串聯(lián)和并聯(lián)的電容、電阻和電感結(jié)構(gòu)。串聯(lián)電阻的典型值0.25-0.55ohms/foot，因?yàn)榻^緣層的緣故，并聯(lián)電阻阻值通常很高。將寄生電阻、電容和電感加到實(shí)際的PCB連線中之后，連線上的最終阻抗稱為特征阻抗Zo。線徑越寬，距電源/地越近，或隔離層的介電常數(shù)越高，特征阻抗就越小。如果傳輸線和接收端的阻抗不匹配，那么輸出的電流信號(hào)和信號(hào)最終的穩(wěn)定狀態(tài)將不同，這就引起信號(hào)在接收端產(chǎn)生反射，這個(gè)反射信號(hào)將傳回信號(hào)發(fā)射端并再次反射回來(lái)。隨著能量的減弱反射信號(hào)的幅度將減小，直到信號(hào)的電壓和電流達(dá)到穩(wěn)定。這種效應(yīng)被稱為振蕩，信號(hào)的振蕩在信號(hào)的上升沿和下降沿經(jīng)?？梢钥吹?。（五）、傳輸線效應(yīng)基于上述定義的傳輸線模型，歸納起來(lái)，傳輸線會(huì)對(duì)整個(gè)電路設(shè)計(jì)帶來(lái)以下效應(yīng)。·反射信號(hào)Reflectedsignals·延時(shí)和時(shí)序錯(cuò)誤Delay&Timingerrors·多次跨越邏輯電平門限錯(cuò)誤FalseSwitching·過(guò)沖與下沖Overshoot/Undershoot·串?dāng)_InducedNoise(orcrosstalk)·電磁輻射EMIradiation5.1反射信號(hào)如果一根走線沒(méi)有被正確終結(jié)(終端匹配)，那么來(lái)自于驅(qū)動(dòng)端的信號(hào)脈沖在接收端被反射，從而引發(fā)不預(yù)期效應(yīng)，使信號(hào)輪廓失真。當(dāng)失真變形非常顯著時(shí)可導(dǎo)致多種錯(cuò)誤，引起設(shè)計(jì)失敗。同時(shí)，失真變形的信號(hào)對(duì)噪聲的敏感性增加了，也會(huì)引起設(shè)計(jì)失敗。如果上述情況沒(méi)有被足夠考慮，EMI將顯著增加，這就不單單影響自身設(shè)計(jì)結(jié)果，還會(huì)造成整個(gè)系統(tǒng)的失敗。反射信號(hào)產(chǎn)生的主要原因：過(guò)長(zhǎng)的走線；未被匹配終結(jié)的傳輸線，過(guò)量電容或電感以及阻抗失配。5.2延時(shí)和時(shí)序錯(cuò)誤信號(hào)延時(shí)和時(shí)序錯(cuò)誤表現(xiàn)為：信號(hào)在邏輯電平的高與低門限之間變化時(shí)保持一段時(shí)間信號(hào)不跳變。過(guò)多的信號(hào)延時(shí)可能導(dǎo)致時(shí)序錯(cuò)誤和器件功能的混亂。通常在有多個(gè)接收端時(shí)會(huì)出現(xiàn)問(wèn)題。電路設(shè)計(jì)師必須確定最壞情況下的時(shí)間延時(shí)以確保設(shè)計(jì)的正確性。信號(hào)延時(shí)產(chǎn)生的原因：驅(qū)動(dòng)過(guò)載，走線過(guò)長(zhǎng)。5.3多次跨越邏輯電平門限錯(cuò)誤信號(hào)在跳變的過(guò)程中可能多次跨越邏輯電平門限從而導(dǎo)致這一類型的錯(cuò)誤。多次跨越邏輯電平門限錯(cuò)誤是信號(hào)振蕩的一種特殊的形式，即信號(hào)的振蕩發(fā)生在邏輯電平門限附近，多次跨越邏輯電平門限會(huì)導(dǎo)致邏輯功能紊亂。反射信號(hào)產(chǎn)生的原因：過(guò)長(zhǎng)的走線，未被終結(jié)的傳輸線，過(guò)量電容或電感以及阻抗失配。5.4過(guò)沖與下沖過(guò)沖與下沖來(lái)源于走線過(guò)長(zhǎng)或者信號(hào)變化太快兩方面的原因。雖然大多數(shù)元件接收端有輸入保護(hù)二極管保護(hù)，但有時(shí)這些過(guò)沖電平會(huì)遠(yuǎn)遠(yuǎn)超過(guò)元件電源電壓范圍，損壞元器件。5.5串?dāng)_串?dāng)_表現(xiàn)為在一根信號(hào)線上有信號(hào)通過(guò)時(shí)，在PCB板上與之相鄰的信號(hào)線上就會(huì)感應(yīng)出相關(guān)的信號(hào)，我們稱之為串?dāng)_。信號(hào)線距離地線越近，線間距越大，產(chǎn)生的串?dāng)_信號(hào)越小。異步信號(hào)和時(shí)鐘信號(hào)更容易產(chǎn)生串?dāng)_。因此解串?dāng)_的方法是移開(kāi)發(fā)生串?dāng)_的信號(hào)或屏蔽被嚴(yán)重干擾的信號(hào)。5.6電磁輻射EMI(Electro-MagneticInterference)即電磁干擾，產(chǎn)生的問(wèn)題包含過(guò)量的電磁輻射及對(duì)電磁輻射的敏感性兩方面。EMI表現(xiàn)為當(dāng)數(shù)字系統(tǒng)加電運(yùn)行時(shí)，會(huì)對(duì)周圍環(huán)境輻射電磁波，從而干擾周圍環(huán)境中電子設(shè)備的正常工作。它產(chǎn)生的主要原因是電路工作頻率太高以及布局布線不合理。目前已有進(jìn)行EMI仿真的軟件工具，但EMI仿真器都很昂貴，仿真參數(shù)和邊界條件設(shè)置又很困難，這將直接影響仿真結(jié)果的準(zhǔn)確性和實(shí)用性。最通常的做法是將控制EMI的各項(xiàng)設(shè)計(jì)規(guī)則應(yīng)用在設(shè)計(jì)的每一環(huán)節(jié)，實(shí)現(xiàn)在設(shè)計(jì)各環(huán)節(jié)上的規(guī)則驅(qū)動(dòng)和控制。（六）、避免傳輸線效應(yīng)的方法針對(duì)上述傳輸線問(wèn)題所引入的影響，我們從以下幾方面談?wù)効刂七@些影響的方法。6.1嚴(yán)格控制關(guān)鍵網(wǎng)線的走線長(zhǎng)度如果設(shè)計(jì)中有高速跳變的邊沿，就必須考慮到在PCB板上存在傳輸線效應(yīng)的問(wèn)題?，F(xiàn)在普遍使用的很高時(shí)鐘頻率的快速集成電路芯片更是存在這樣的問(wèn)題。解決這個(gè)問(wèn)題有一些基本原則：如果采用CMOS或TTL電路進(jìn)行設(shè)計(jì)，工作頻率小于10MHz，布線長(zhǎng)度應(yīng)不大于7英寸。工作頻率在50MHz布線長(zhǎng)度應(yīng)不大于1.5英寸。如果工作頻率達(dá)到或超過(guò)75MHz布線長(zhǎng)度應(yīng)在1英寸。對(duì)于GaAs芯片最大的布線長(zhǎng)度應(yīng)為0.3英寸。如果超過(guò)這個(gè)標(biāo)準(zhǔn)，就存在傳輸線的問(wèn)題。6.2合理規(guī)劃走線的拓?fù)浣Y(jié)構(gòu)解決傳輸線效應(yīng)的另一個(gè)方法是選擇正確的布線路徑和終端拓?fù)浣Y(jié)構(gòu)。走線的拓?fù)浣Y(jié)構(gòu)是指（一根網(wǎng)線的布線順序及布線結(jié)構(gòu)）。當(dāng)使用高速邏輯器件時(shí)，除非走線分支長(zhǎng)度保持很短，否則邊沿快速變化的信號(hào)將被信號(hào)主干走線上的分支走線所扭曲。通常情形下，PCB走線采用兩種基本拓?fù)浣Y(jié)構(gòu)，即菊花鏈(DaisyChain)布線和星形(Star)分布。對(duì)于菊花鏈布線，布線從驅(qū)動(dòng)端開(kāi)始，依次到達(dá)各接收端。如果使用串聯(lián)電阻來(lái)改變信號(hào)特性，串聯(lián)電阻的位置應(yīng)該緊靠驅(qū)動(dòng)端。在控制走線的高次諧波干擾方面，菊花鏈走線效果最好。但這種走線方式布通率最低，不容易100%布通。實(shí)際設(shè)計(jì)中，我們是使菊花鏈布線中分支長(zhǎng)度盡可能短，安全的長(zhǎng)度值應(yīng)該是：StubDelay<=Trt*0.1.例如，高速TTL電路中的分支端長(zhǎng)度應(yīng)小于1.5英寸。這種拓?fù)浣Y(jié)構(gòu)占用的布線空間較小并可用單一電阻匹配終結(jié)。但是這種走線結(jié)構(gòu)使得在不同的信號(hào)接收端信號(hào)的接收是不同步的。星形拓?fù)浣Y(jié)構(gòu)可以有效的避免時(shí)鐘信號(hào)的不同步問(wèn)題，但在密度很高的PCB板上手工完成布線十分困難。采用自動(dòng)布線器是完成星型布線的最好的方法。每條分支上都需要終端電阻。終端電阻的阻值應(yīng)和連線的特征阻抗相匹配。這可通過(guò)手工計(jì)算，也可通過(guò)CAD工具計(jì)算出特征阻抗值和終端匹配電阻值。在上面的兩個(gè)例子中使用了簡(jiǎn)單的終端電阻，實(shí)際中可選擇使用更復(fù)雜的匹配終端。第一種選擇是RC匹配終端。RC匹配終端可以減少功率消耗，但只能使用于信號(hào)工作比較穩(wěn)定的情況。這種方式最適合于對(duì)時(shí)鐘線信號(hào)進(jìn)行匹配處理。其缺點(diǎn)是RC匹配終端中的電容可能影響信號(hào)的形狀和傳播速度。串聯(lián)電阻匹配終端不會(huì)產(chǎn)生額外的功率消耗，但會(huì)減慢信號(hào)的傳輸。這種方式用于時(shí)間延遲影響不大的總線驅(qū)動(dòng)電路。串聯(lián)電阻匹配終端的優(yōu)勢(shì)還在于可以減少板上器件的使用數(shù)量和連線密度。最后一種方式為分離匹配終端，這種方式匹配元件需要放置在接收端附近。其優(yōu)點(diǎn)是不會(huì)拉低信號(hào)，并且可以很好的避免噪聲。典型的用于TTL輸入信號(hào)(ACT,HCT,FAST)。此外，對(duì)于終端匹配電阻的封裝型式和安裝型式也必須考慮。通常SMD表面貼裝電阻比通孔元件具有較低的電感，所以SMD封裝元件成為首選。如果選擇普通直插電阻也有兩種安裝方式可選：垂直方式和水平方式。垂直安裝方式中電阻的一條安裝管腳很短，可以減少電阻和電路板間的熱阻，使電阻的熱量更加容易散發(fā)到空氣中。但較長(zhǎng)的垂直安裝會(huì)增加電阻的電感。水平安裝方式因安裝較低有更低的電感。但過(guò)熱的電阻會(huì)出現(xiàn)漂移，在最壞的情況下電阻成為開(kāi)路，造成PCB走線終結(jié)匹配失效，成為潛在的失敗因素。6.3抑止電磁干擾的方法很好地解決信號(hào)完整性問(wèn)題將改善PCB板的電磁兼容性(EMC)。其中非常重要的是保證PCB板有很好的接地。對(duì)復(fù)雜的設(shè)計(jì)采用一個(gè)信號(hào)層配一個(gè)地線層是十分有效的方法。此外，使電路板的最外層信號(hào)的密度最小也是減少電磁輻射的好方法，這種方法可采用"表面積層"技術(shù)"Build-up"設(shè)計(jì)制做PCB來(lái)實(shí)現(xiàn)。表面積層通過(guò)在普通工藝PCB上增加薄絕緣層和用于貫穿這些層的微孔的組合來(lái)實(shí)現(xiàn)，電阻和電容可埋在表層下，單位面積上的走線密度會(huì)增加近一倍，因而可降低PCB的體積。PCB面積的縮小對(duì)走線的拓?fù)浣Y(jié)構(gòu)有巨大的影響，這意味著（縮小的電流回路，縮小的分支走線長(zhǎng)度，而電磁輻射近似正比于電流回路的面積；同時(shí)小體積特征意味著高密度引腳封裝器件可以被使用，這又使得連線長(zhǎng)度下降，從而電流回路減小，提高電磁兼容特性。）6.4其它可采用技術(shù)為減小集成電路芯片電源上的電壓瞬時(shí)過(guò)沖，應(yīng)該為集成電路芯片添加去耦電容。（可以有效去除電源上的毛刺的影響并減少在印制板上的電源環(huán)路的輻射。）當(dāng)去耦電容直接連接在集成電路的電源管腿上而不是連接在電源層上時(shí)，其平滑毛刺的效果最好。這就是為什么有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。任何高速和高功耗的器件應(yīng)盡量放置在一起以減少電源電壓瞬時(shí)過(guò)沖。如果沒(méi)有電源層，（長(zhǎng)的電源連線會(huì)在信號(hào)和回路間形成環(huán)路，成為輻射源和易感應(yīng)電路。）走線構(gòu)成一個(gè)不穿過(guò)同一網(wǎng)線或其它走線的環(huán)路的情況稱為開(kāi)環(huán)。如果環(huán)路穿過(guò)同一網(wǎng)線其它走線則構(gòu)成閉環(huán)。兩種情況都會(huì)形成天線效應(yīng)(線天線和環(huán)形天線)。天線對(duì)外產(chǎn)生EMI輻射，同時(shí)自身也是敏感電路。閉環(huán)是一個(gè)必須考慮的問(wèn)題，因?yàn)樗a(chǎn)生的輻射與閉環(huán)面積近似成正比。結(jié)束語(yǔ)高速電路設(shè)計(jì)是一個(gè)非常復(fù)雜的設(shè)計(jì)過(guò)程，ZUKEN公司的高速電路布線算法(RouteEditor)和EMC/EMI分析軟件(INCASES,Hot-Stage)應(yīng)用于分析和發(fā)現(xiàn)問(wèn)題。本文所闡述的方法就是專門針對(duì)解決這些高速電路設(shè)計(jì)問(wèn)題的。此外，在進(jìn)行高速電路設(shè)計(jì)時(shí)有多個(gè)因素需要加以考慮，這些因素有時(shí)互相對(duì)立。如高速器件布局時(shí)位置靠近，雖可以減少延時(shí)，但可能產(chǎn)生串?dāng)_和顯著的熱效應(yīng)。因此在設(shè)計(jì)中，需權(quán)衡各因素，做出全面的折衷考慮；既滿足設(shè)計(jì)要求，又降低設(shè)計(jì)復(fù)雜度。高速PCB設(shè)計(jì)手段的采用構(gòu)成了設(shè)計(jì)過(guò)程的可控性，只有可控的，才是可靠的，也才能是成功的！高速PCB設(shè)計(jì)指南之二高速PCB設(shè)計(jì)指南之二第一篇高密度(HD)電路的設(shè)計(jì)本文介紹，許多人把芯片規(guī)模的ＢＧＡ封裝看作是由便攜式電子產(chǎn)品所需的空間限制的一個(gè)可行的解決方案，它同時(shí)滿足這些產(chǎn)品更高功能與性能的要求。為便攜式產(chǎn)品的高密度電路設(shè)計(jì)應(yīng)該為裝配工藝著想。當(dāng)為今天價(jià)值推動(dòng)的市場(chǎng)開(kāi)發(fā)電子產(chǎn)品時(shí)，性能與可靠性是最優(yōu)先考慮的。為了在這個(gè)市場(chǎng)上競(jìng)爭(zhēng)，開(kāi)發(fā)者還必須注重裝配的效率，因?yàn)檫@樣可以控制制造成本。電子產(chǎn)品的技術(shù)進(jìn)步和不斷增長(zhǎng)的復(fù)雜性正產(chǎn)生對(duì)更高密度電路制造方法的需求。當(dāng)設(shè)計(jì)要求表面貼裝、密間距和向量封裝的集成電路ＩＣ時(shí)，可能要求具有較細(xì)的線寬和較密間隔的更高密度電路板?？墒牵雇磥?lái)，一些已經(jīng)在供應(yīng)微型旁路孔、序列組裝電路板的公司正大量投資來(lái)擴(kuò)大能力。這些公司認(rèn)識(shí)到便攜式電子產(chǎn)品對(duì)更小封裝的目前趨勢(shì)。單是通信與個(gè)人計(jì)算產(chǎn)品工業(yè)就足以領(lǐng)導(dǎo)全球的市場(chǎng)。高密度電子產(chǎn)品的開(kāi)發(fā)者越來(lái)越受到幾個(gè)因素的挑戰(zhàn)：物理復(fù)雜元件上更密的引腳間隔、財(cái)力貼裝必須很精密、和環(huán)境許多塑料封裝吸潮，造成裝配處理期間的破裂。物理因素也包括安裝工藝的復(fù)雜性與最終產(chǎn)品的可靠性。進(jìn)一步的財(cái)政決定必須考慮產(chǎn)品將如何制造和裝配設(shè)備效率。較脆弱的引腳元件，如０．５０與０．４０ｍｍ０．０２０″與０．０１６″引腳間距的ＳＱＦＰｓｈｒｉｎｋｑｕａｄｆｌａｔｐａｃｋ，可能在維護(hù)一個(gè)持續(xù)的裝配工藝合格率方面向裝配專家提出一個(gè)挑戰(zhàn)。最成功的開(kāi)發(fā)計(jì)劃是那些已經(jīng)實(shí)行工藝認(rèn)證的電路板設(shè)計(jì)指引和工藝認(rèn)證的焊盤幾何形狀。在環(huán)境上，焊盤幾何形狀可能不同，它基于所用的安裝電子零件的焊接類型?？赡艿臅r(shí)候，焊盤形狀應(yīng)該以一種對(duì)使用的安裝工藝透明的方式來(lái)定義。不管零件是安裝在板的一面或兩面、經(jīng)受波峰、回流或其它焊接，焊盤與零件尺寸應(yīng)該優(yōu)化，以保證適當(dāng)?shù)暮附狱c(diǎn)與檢查標(biāo)準(zhǔn)。雖然焊盤圖案是在尺寸上定義的，并且因?yàn)樗怯≈瓢咫娐穾缀涡螤畹囊徊糠?，它們受到可生產(chǎn)性水平和與電鍍、腐蝕、裝配或其它條件有關(guān)的公差的限制。生產(chǎn)性方面也與阻焊層的使用和在阻焊與導(dǎo)體圖案之間的對(duì)齊定位有關(guān)。1、焊盤的要求國(guó)際電子技術(shù)委員會(huì)ＩＥＣＩｎｔｅｒｎａｔｉｏｎａｌＥｌｅｔｒｏｔｅｃｈｎｉｃａｌｍｉｓｓｉｏｎ的６１１８８標(biāo)準(zhǔn)認(rèn)識(shí)到對(duì)焊接圓角或焊盤凸起條件的不同目標(biāo)的需要。這個(gè)新的國(guó)際標(biāo)準(zhǔn)確認(rèn)兩個(gè)為開(kāi)發(fā)焊盤形狀提供信息的基本方法：１)．基于工業(yè)元件規(guī)格、電路板制造和元件貼裝精度能力的準(zhǔn)確資料。這些焊盤形狀局限于一個(gè)特定的元件，有一個(gè)標(biāo)識(shí)焊盤形狀的編號(hào)。２)．一些方程式可用來(lái)改變給定的信息，以達(dá)到一個(gè)更穩(wěn)健的焊接連接，這是用于一些特殊的情況，在這些情況中用于貼裝或安裝設(shè)備比在決定焊盤細(xì)節(jié)時(shí)所假設(shè)的精度有或多或少的差別。該標(biāo)準(zhǔn)為用于貼裝各種引腳或元件端子的焊盤定義了最大、中等和最小材料情況。除非另外標(biāo)明，這個(gè)標(biāo)準(zhǔn)將所有三中“希望目標(biāo)”標(biāo)記為一級(jí)、二級(jí)或三級(jí)。一級(jí)：最大－用于低密度產(chǎn)品應(yīng)用，“最大”焊盤條件用于波峰或流動(dòng)焊接無(wú)引腳的片狀元件和有引腳的翅形元件。為這些元件以及向內(nèi)的″Ｊ″型引腳元件配置的幾何形狀可以為手工焊接和回流焊接提供一個(gè)較寬的工藝窗口。二級(jí)：中等－具有中等水平元件密度的產(chǎn)品可以考慮采用這個(gè)“中等”的焊盤幾何形狀。與ＩＰＣ－ＳＭ－７８２標(biāo)準(zhǔn)焊盤幾何形狀非常相似，為所有元件類型配置的中等焊盤將為回流焊接工藝提供一個(gè)穩(wěn)健的焊接條件，并且應(yīng)該為無(wú)引腳元件和翅形引腳類元件的波峰或流動(dòng)焊接提供適當(dāng)?shù)臈l件。三級(jí)：最小－具有高元件密度的產(chǎn)品通常是便攜式產(chǎn)品應(yīng)用可以考慮“最小”焊盤幾何形狀。最小焊盤幾何形狀的選擇可能不適合于所有的產(chǎn)品。在采用最小的焊盤形狀之前，使用這應(yīng)該考慮產(chǎn)品的限制條件，基于表格中所示的條件進(jìn)行試驗(yàn)。在ＩＰＣ－ＳＭ－７８２中所提供的以及在ＩＥＣ６１１８８中所配置的焊盤幾何形狀應(yīng)該接納元件公差和工藝變量。雖然在ＩＰＣ標(biāo)準(zhǔn)中的焊盤已經(jīng)為使用者的多數(shù)裝配應(yīng)用提供一個(gè)穩(wěn)健的界面，但是一些公司已經(jīng)表示了對(duì)采用最小焊盤幾何形狀的需要，以用于便攜式電子產(chǎn)品和其它獨(dú)特的高密度應(yīng)用。國(guó)際焊盤標(biāo)準(zhǔn)(ＩＥＣ６１１８８)了解到更高零件密度應(yīng)用的要求，并提供用于特殊產(chǎn)品類型的焊盤幾何形狀的信息。這些信息的目的是要提供適當(dāng)?shù)谋砻尜N裝焊盤的尺寸、形狀和公差，以保證適當(dāng)焊接圓角的足夠區(qū)域，也允許對(duì)這些焊接點(diǎn)的檢查、測(cè)試和返工。圖一和表一所描述的典型的三類焊盤幾何形狀是為每一類元件所提供的：最大焊盤(一級(jí))、中等焊盤(二級(jí))和最小焊盤(三級(jí))。圖一、兩個(gè)端子的、矩形電容與電阻元件的IEC標(biāo)準(zhǔn)可以不同以滿足特殊產(chǎn)品應(yīng)用焊盤特性最大一級(jí)中等二級(jí)最小三級(jí)腳趾-焊盤突出腳跟-焊盤突出0.00.00.0側(cè)面-焊盤突出0.10.00.0開(kāi)井余量5圓整因素最近0.5最近0.05最近0.05表一、矩形與方形端的元件(陶瓷電容與電阻)(單位:mm)焊接點(diǎn)的腳趾、腳跟和側(cè)面圓角必須針對(duì)元件、電路板和貼裝精度偏差的公差平方和。如圖二所示，最小的焊接點(diǎn)或焊盤突出是隨著公差變量而增加的（表二）。圖二、帶狀翅形引腳元件的IEC標(biāo)準(zhǔn)定義了三種可能的變量以滿足用戶的應(yīng)用焊盤特性最大一級(jí)中等二級(jí)最小三級(jí)腳趾-焊盤突出腳跟-焊盤突出0.50.350.2側(cè)面-焊盤突出0.050.050.03開(kāi)井余量5圓整因素最近0.5最近0.05最近0.05表二、平帶L形與翅形引腳(大于0.625mm的間距)(單位:mm)如果這些焊盤的用戶希望對(duì)貼裝和焊接設(shè)備有一個(gè)更穩(wěn)健的工藝條件，那么分析中的個(gè)別元素可以改變到新的所希望的尺寸條件。這包括元件、板或貼裝精度的擴(kuò)散，以及最小的焊接點(diǎn)或焊盤突出的期望（表３，４，５和６）。用于焊盤的輪廓公差方法的方式與元件的類似。所有焊盤公差都是要對(duì)每一個(gè)焊盤以最大尺寸提供一個(gè)預(yù)計(jì)的焊盤圖形。單向公差是要減小焊盤尺寸，因此得當(dāng)焊接點(diǎn)形成的較小區(qū)域。為了使開(kāi)孔的尺寸標(biāo)注系統(tǒng)容易，焊盤是跨過(guò)內(nèi)外極限標(biāo)注尺寸的。在這個(gè)標(biāo)準(zhǔn)中，尺寸標(biāo)注概念使用極限尺寸和幾何公差來(lái)描述焊盤允許的最大與最小尺寸。當(dāng)焊盤在其最大尺寸時(shí)，結(jié)果可能是最小可接受的焊盤之間的間隔；相反，當(dāng)焊盤在其最小尺寸時(shí)，結(jié)果可能是最小的可接受焊盤，需要達(dá)到可靠的焊接點(diǎn)。這些極限允許判斷焊盤通過(guò)／不通過(guò)的條件。假設(shè)焊盤幾何形狀是正確的，并且電路結(jié)構(gòu)的最終都滿足所有規(guī)定標(biāo)準(zhǔn)，焊接缺陷應(yīng)該可以減少；盡管如此，焊接缺陷還可能由于材料與工藝變量而發(fā)生。為密間距ｆｉｎｅｐｉｔｃｈ開(kāi)發(fā)焊盤的設(shè)計(jì)者必須建立一個(gè)可靠的焊接連接所要求的最小腳尖與腳跟，以及在元件封裝特征上允許最大與最小或至少的材料條件。表三、J形引腳(單位:mm)焊盤特性最大一級(jí)中等二級(jí)最小三級(jí)腳趾-焊盤突出腳跟-焊盤突出側(cè)面-焊盤突出0.10.050.0開(kāi)井余量圓整因素最近0.5最近0.05最近0.05表四、圓柱形端子（MELF）(單位:mm)焊盤特性最大一級(jí)中等二級(jí)最小三級(jí)腳趾-焊盤突出1.00.40.2腳跟-焊盤突出側(cè)面-焊盤突出開(kāi)井余量5圓整因素最近0.5最近0.05最近0.05表五、只有底面的端子(單位:mm)焊盤特性最大一級(jí)中等二級(jí)最小三級(jí)腳趾-焊盤突出0.20.10腳跟-焊盤突出0.20.10側(cè)面-焊盤突出0.20.10開(kāi)井余量5圓整因素最近0.5最近0.05最近0.05表六、內(nèi)向L形帶狀引腳(單位:mm)焊盤特性最大一級(jí)中等二級(jí)最小三級(jí)腳趾-焊盤突出腳跟-焊盤突出1.00.50.2側(cè)面-焊盤突出開(kāi)井余量5圓整因素最近0.5最近0.05最近0.052、BGA與CAPＢＧＡ封裝已經(jīng)發(fā)展到滿足現(xiàn)在的焊接安裝技術(shù)。塑料與陶瓷ＢＧＡ元件具有相對(duì)廣泛的接觸間距（１．５０，１．２７和１．００ｍｍ），而相對(duì)而言，芯片規(guī)模的ＢＧＡ柵格間距為０．５０，０．６０和０．８０ｍｍ。ＢＧＡ與密間距ＢＧＡ元件兩者相對(duì)于密間距引腳框架封裝的ＩＣ都不容易損壞，并且ＢＧＡ標(biāo)準(zhǔn)允許選擇性地減少接觸點(diǎn)，以滿足特殊的輸入／輸出（Ｉ／Ｏ）要求。當(dāng)為ＢＧＡ元件建立接觸點(diǎn)布局和引線排列時(shí)，封裝開(kāi)發(fā)者必須考慮芯片設(shè)計(jì)以及芯片塊的尺寸和形狀。在技術(shù)引線排列時(shí)的另一個(gè)要面對(duì)的問(wèn)題是芯片的方向芯片模塊的焊盤向上或向下。芯片模塊“面朝上”的結(jié)構(gòu)通常是當(dāng)供應(yīng)商正在使用ＣＯＢ（ｃｈｉｐ－ｏｎ－ｂｏａｒｄ）（內(nèi)插器）技術(shù)時(shí)才采用的。元件構(gòu)造，以及在其制造中使用的材料結(jié)合，不在這個(gè)工業(yè)標(biāo)準(zhǔn)與指引中定義。每一個(gè)制造商都將企圖將其特殊的結(jié)構(gòu)勝任用戶所定義的應(yīng)用。例如消費(fèi)產(chǎn)品可能有一個(gè)相對(duì)良好的工作環(huán)境，而工業(yè)或汽車應(yīng)用的產(chǎn)品經(jīng)常必須運(yùn)行在更大的壓力條件下。取決于制造ＢＧＡ所選擇材料的物理特性，可能要使用到倒裝芯片或引線接合技術(shù)。因?yàn)樾酒惭b結(jié)構(gòu)是剛性材料，芯片模塊安裝座一般以導(dǎo)體定中心，信號(hào)從芯片模塊焊盤走入接觸球的排列矩陣。在該文件中詳細(xì)敘述的柵格陣列封裝外形在ＪＥＤＥＣ的９５出版物中提供。方形ＢＧＡ，ＪＥＤＥＣＭＳ－０２８定義一種較小的矩形塑料ＢＧＡ元件類別，接觸點(diǎn)間隔為１．２７ｍｍ。該矩陣元件的總的外形規(guī)格允許很大的靈活性，如引腳間隔、接觸點(diǎn)矩陣布局與構(gòu)造。ＪＥＤＥＣＭＯ－１５１定義各種塑料封裝的ＢＧＡ。方形輪廓覆蓋的尺寸從７．０－５０．０，三種接觸點(diǎn)間隔－１．５０，１．２７和１．００ｍｍ。球接觸點(diǎn)可以單一的形式分布，行與列排列有雙數(shù)或單數(shù)。雖然排列必須保持對(duì)整個(gè)封裝外形的對(duì)稱，但是各元件制造商允許在某區(qū)域內(nèi)減少接觸點(diǎn)的位置。3、芯片規(guī)模的BGA變量針對(duì)“密間距”和“真正芯片大小”的ＩＣ封裝，最近開(kāi)發(fā)的ＪＥＤＥＣＢＧＡ指引提出許多物理屬性，并為封裝供應(yīng)商提供“變量”形式的靈活性。ＪＥＤＥＣＪＣ－１１批準(zhǔn)的第一份對(duì)密間距元件類別的文件是注冊(cè)外形ＭＯ－１９５，具有基本０．５０ｍｍ間距接觸點(diǎn)排列的統(tǒng)一方形封裝系列。封裝尺寸范圍從４．０－２１．０ｍｍ，總的高度(定義為“薄的輪廓”)限制到從貼裝表面最大為１．２０ｍｍ。下面的例子代表為將來(lái)的標(biāo)準(zhǔn)考慮的一些其它變量。球間距與球尺寸將也會(huì)影響電路布線效率。許多公司已經(jīng)選擇對(duì)較低Ｉ／Ｏ數(shù)的ＣＳＰ不采用０．５０ｍｍ間距。較大的球間距可能減輕最終用戶對(duì)更復(fù)雜的印刷電路板(ＰＣＢ)技術(shù)的需求。０．５０ｍｍ的接觸點(diǎn)排列間隔是ＪＥＤＥＣ推薦最小的。接觸點(diǎn)直徑規(guī)定為０．３０ｍｍ，公差范圍為最?。埃玻?、最大０．３５ｍｍ?？墒谴蠖鄶?shù)采用０．５０ｍｍ間距的ＢＧＡ應(yīng)用將依靠電路的次表面布線。直徑上小至０．２５ｍｍ的焊盤之間的間隔寬度只夠連接一根０．０８ｍｍ（０．００３″）寬度的電路。將許多多余的電源和接地觸點(diǎn)分布到矩陣的周圍，這樣將提供對(duì)排列矩陣的有限滲透。這些較高Ｉ／Ｏ數(shù)的應(yīng)用更可能決定于多層、盲孔或封閉的焊盤上的電鍍旁路孔(ｖｉａ－ｏｎ－ｐａｄ)技術(shù)。4、考慮封裝技術(shù)元件的環(huán)境與電氣性能可能是與封裝尺寸一樣重要的問(wèn)題。用于高密度、高Ｉ／Ｏ應(yīng)用的封裝技術(shù)首先必須滿足環(huán)境標(biāo)準(zhǔn)。例如，那些使用剛性內(nèi)插器(ｉｎｔｅｒｐｏｓｅｒ)結(jié)構(gòu)的、由陶瓷或有機(jī)基板制造的不能緊密地配合硅芯片的外形。元件四周的引線接合座之間的互連必須流向內(nèi)面。μＢＧＡ*封裝結(jié)構(gòu)的一個(gè)實(shí)際優(yōu)勢(shì)是它在硅芯片模塊外形內(nèi)提供所有電氣界面的能力。μＢＧＡ使用一種高級(jí)的聚酰胺薄膜作為其基體結(jié)構(gòu)，并且使用半加成銅電鍍工藝來(lái)完成芯片上鋁接合座與聚酰胺內(nèi)插器上球接觸座之間的互連。依順材料的獨(dú)特結(jié)合使元件能夠忍受極端惡劣的環(huán)境。這種封裝已經(jīng)由一些主要的ＩＣ制造商用來(lái)滿足具有廣泛運(yùn)作環(huán)境的應(yīng)用。超過(guò)２０家主要的ＩＣ制造商和封裝服務(wù)提供商已經(jīng)采用了μＢＧＡ封裝。定義為“面朝下”的封裝，元件外形密切配合芯片模塊的外形，芯片上的鋁接合焊盤放于朝向球接觸點(diǎn)和ＰＣＢ表面的位置。這種結(jié)構(gòu)在工業(yè)中有最廣泛的認(rèn)同，因?yàn)槠浣⒌幕A(chǔ)結(jié)構(gòu)和無(wú)比的可靠性。μＢＧＡ封裝的材料與引腳設(shè)計(jì)的獨(dú)特系統(tǒng)是在物理上順應(yīng)的，補(bǔ)償了硅芯片與ＰＣＢ結(jié)構(gòu)的溫度膨脹系統(tǒng)的較大差別。5、安裝座計(jì)劃推薦給ＢＧＡ元件的安裝座或焊盤的幾何形狀通常是圓形的，可以調(diào)節(jié)直徑來(lái)滿足接觸點(diǎn)間隔和尺寸的變化。焊盤直徑應(yīng)該不大于封裝上接觸點(diǎn)或球的直徑，經(jīng)常比球接觸點(diǎn)規(guī)定的正常直徑?。保埃?。在最后確定焊盤排列與幾何形狀之前，參考ＩＰＣ－ＳＭ－７８２第１４．０節(jié)或制造商的規(guī)格。有兩種方法用來(lái)定義安裝座：定義焊盤或銅，定義阻焊，如圖三所示。圖三、ＢＧＡ的焊盤可以通過(guò)化學(xué)腐蝕的圖案來(lái)界定，無(wú)阻焊層或有阻焊層疊加在焊盤圓周上（阻焊層界定）。銅定義焊盤圖形－通過(guò)腐蝕的銅界定焊盤圖形。阻焊間隔應(yīng)該最小離腐蝕的銅焊盤０．０７５ｍｍ。對(duì)要求間隔小于所推薦值的應(yīng)用，咨詢印制板供應(yīng)商。阻焊定義焊盤圖形－如果使用阻焊界定的圖形，相應(yīng)地調(diào)整焊盤直徑，以保證阻焊的覆蓋。ＢＧＡ元件上的焊盤間隔活間距是“基本的”，因此是不累積的；可是，貼裝精度和ＰＣＢ制造公差必須考慮。如前面所說(shuō)的，ＢＧＡ的焊盤一般是圓形的、阻焊界定或腐蝕阻焊脫離焊盤界定的。雖然較大間距的ＢＧＡ將接納電路走線的焊盤之間的間隔，較高Ｉ／Ｏ的元件將依靠電鍍旁路孔來(lái)將電路走到次表面層。表七所示的焊盤幾何形狀推薦一個(gè)與名義標(biāo)準(zhǔn)接觸點(diǎn)或球的直徑相等或稍小的直徑。表七、BGA元件安裝的焊盤圖形接觸點(diǎn)間距（基本的）標(biāo)準(zhǔn)球直徑焊盤直徑(mm)最小名義最大最小-最大0.050.250.300.350.25-0.300.650.250.300.350.25-0.300.650.350.400.450.35-0.400.800.250.300.350.25-0.300.800.350.400.450.35-0.400.800.450.500.550.40-0.501.000.550.600.650.50-0.601.270.700.750.800.60-0.701.500.700.750.800.60-0.70PCBLayout指南(上)PCBLayout指南(上)1.一般規(guī)則1.1PCB板上預(yù)劃分?jǐn)?shù)字、模擬、DAA信號(hào)布線區(qū)域。1.2數(shù)字、模擬元器件及相應(yīng)走線盡量分開(kāi)并放置於各自的布線區(qū)域內(nèi)。1.3高速數(shù)字信號(hào)走線盡量短。1.4敏感模擬信號(hào)走線盡量短。1.5合理分配電源和地。1.6DGND、AGND、實(shí)地分開(kāi)。1.7電源及臨界信號(hào)走線使用寬線。1.8數(shù)字電路放置於并行總線/串行DTE接口附近，DAA電路放置於電話線接口附近。2.元器件放置2.1在系統(tǒng)電路原理圖中：a)劃分?jǐn)?shù)字、模擬、DAA電路及其相關(guān)電路；b)在各個(gè)電路中劃分?jǐn)?shù)字、模擬、混合數(shù)字/模擬元器件；c)注意各IC芯片電源和信號(hào)引腳的定位。2.2初步劃分?jǐn)?shù)字、模擬、DAA電路在PCB板上的布線區(qū)域(一般比例2/1/1)，數(shù)字、模擬元器件及其相應(yīng)走線盡量遠(yuǎn)離并限定在各自的布線區(qū)域內(nèi)。Note:當(dāng)DAA電路占較大比重時(shí)，會(huì)有較多控制/狀態(tài)信號(hào)走線穿越其布線區(qū)域，可根據(jù)當(dāng)?shù)匾?guī)則限定做調(diào)整，如元器件間距、高壓抑制、電流限制等。2.3初步劃分完畢後，從Connector和Jack開(kāi)始放置元器件：a)Connector和Jack周圍留出插件的位置；b)元器件周圍留出電源和地走線的空間；c)Socket周圍留出相應(yīng)插件的位置。2.4首先放置混合型元器件(如Modem器件、A/D、D/A轉(zhuǎn)換芯片等)：a)確定元器件放置方向，盡量使數(shù)字信號(hào)及模擬信號(hào)引腳朝向各自布線區(qū)域；b)將元器件放置在數(shù)字和模擬信號(hào)布線區(qū)域的交界處。2.5放置所有的模擬器件：a)放置模擬電路元器件，包括DAA電路；三b)模擬器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信號(hào)走線的一面；c)TXA1、TXA2、RIN、VC、VREF信號(hào)走線周圍避免放置高噪聲元器件；d)對(duì)於串行DTE模塊，DTEEIA/TIA-232-E系列接口信號(hào)的接收/驅(qū)動(dòng)器盡量靠近Connector并遠(yuǎn)離高頻時(shí)鐘信號(hào)走線，以減少/避免每條線上增加的噪聲抑制器件，如阻流圈和電容等。2.6放置數(shù)字元器件及去耦電容：a)數(shù)字元器件集中放置以減少走線長(zhǎng)度；b)在IC的電源/地間放置0.1uF的去耦電容，連接走線盡量短以減小EMI；c)對(duì)并行總線模塊，元器件緊靠Connector邊緣放置，以符合應(yīng)用總線接口標(biāo)準(zhǔn)，如ISA總線走線長(zhǎng)度限定在2.5in；d)對(duì)串行DTE模塊，接口電路靠近Connector；e)晶振電路盡量靠近其驅(qū)動(dòng)器件。2.7各區(qū)域的地線，通常用0Ohm電阻或bead在一點(diǎn)或多點(diǎn)相連。3.信號(hào)走線3.1Modem信號(hào)走線中，易產(chǎn)生噪聲的信號(hào)線和易受干擾的信號(hào)線盡量遠(yuǎn)離，如無(wú)法避免時(shí)要用中性信號(hào)線隔離。Modem易產(chǎn)生噪聲的信號(hào)引腳、中性信號(hào)引腳、易受干擾的信號(hào)引腳如下表所示：===============================================================|NoiseSource|neutral|noisesensitive-----------+----------------+----------------+-----------------VDD,GND,AGND||31,38,34,37|-----------+----------------+----------------+-----------------Crystal|52,53||-----------+----------------+----------------+-----------------Reset||35|-----------+----------------+----------------+-----------------MemoryBUS|1-6,9-10,12-13|||43-50,58-68||-----------+----------------+----------------+-----------------NVRAM||39,42|-----------+----------------+----------------+-----------------Telephone||7-8,36,51,54|24-25,30,32-33-----------+----------------+----------------+-----------------Audio|||23,26-29-----------+----------------+----------------+-----------------串行DTE|40-41|11,14-22,55-57|==============================================================================================================================|NoiseSource|neutral|noisesensitive-----------+----------------+----------------+-----------------VDD,GND,AGND||31,38,34,37|-----------+----------------+----------------+-----------------Crystal|52,53||-----------+----------------+----------------+-----------------Reset||35|-----------+----------------+----------------+-----------------MemoryBUS|1-6,9-10,12-13|||43-50,58-68||-----------+----------------+----------------+-----------------NVRAM||39,42|-----------+----------------+----------------+-----------------Telephone||7-8,36,51,54|24-25,30,32-33-----------+----------------+----------------+-----------------Audio|||23,26-29-----------+----------------+----------------+-----------------并行總線|11,14-22,40-41|||55-57||===============================================================3.2數(shù)字信號(hào)走線盡量放置在數(shù)字信號(hào)布線區(qū)域內(nèi)；模擬信號(hào)走線盡量放置在模擬信號(hào)布線區(qū)域內(nèi)；(可預(yù)先放置隔離走線加以限定，以防走線布出布線區(qū)域)；數(shù)字信號(hào)走線和模擬信號(hào)走線垂直以減小交叉耦合。3.3使用隔離走線(通常為地)將模擬信號(hào)走線限定在模擬信號(hào)布線區(qū)域。a)模擬區(qū)隔離地走線環(huán)繞模擬信號(hào)布線區(qū)域布在PCB板兩面，線寬50-100mil；b)數(shù)字區(qū)隔離地走線環(huán)繞數(shù)字信號(hào)布線區(qū)域布在PCB板兩面，線寬50-100mil，其中一面PCB板邊應(yīng)布200mil寬度。3.4并行總線接口信號(hào)走線線寬>10mil(一般為12-15mil)，如/HCS、/HRD、/HWT、/RESET。3.5模擬信號(hào)走線線寬>10mil(一般為12-15mil)，如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。3.6所有其它信號(hào)走線盡量寬，線寬>5mil(一般為10mil)，元器件間走線盡量短(放置器件時(shí)應(yīng)預(yù)先考慮)。3.7旁路電容到相應(yīng)IC的走線線寬>25mil，并盡量避免使用過(guò)孔。3.8通過(guò)不同區(qū)域的信號(hào)線(如典型的低速控制/狀態(tài)信號(hào))應(yīng)在一點(diǎn)(首選)或兩點(diǎn)通過(guò)隔離地線。如果走線只位於一面，隔離地線可走到PCB的另一面以跳過(guò)信號(hào)走線而保持連續(xù)。3.9高頻信號(hào)走線避免使用90度角彎轉(zhuǎn)，應(yīng)使用平滑圓弧或45度角。3.10高頻信號(hào)走線應(yīng)減少使用過(guò)孔連接。3.11所有信號(hào)走線遠(yuǎn)離晶振電路。3.12對(duì)高頻信號(hào)走線應(yīng)采用單一連續(xù)走線，避免出現(xiàn)從一點(diǎn)延伸出幾段走線的情況。3.13DAA電路中，穿孔周圍(所有層面)留出至少60mil的空間。3.14清除地線環(huán)路，以防意外電流回饋影響電源。PCBLayout指南(下)PCBLayout指南(下)4.電源4.1確定電源連接關(guān)系。4.2數(shù)字信號(hào)布線區(qū)域中，用10uF電解電容或鉭電容與0.1uF瓷片電容并聯(lián)後接在電源/地之間.在PCB板電源入口端和最遠(yuǎn)端各放置一處，以防電源尖峰脈沖引發(fā)的噪聲干擾。4.3對(duì)雙面板，在用電電路相同層面中，用兩邊線寬為200mil的電源走線環(huán)繞該電路。(另一面須用數(shù)字地做相同處理)4.4一般地，先布電源走線，再布信號(hào)走線。5.地5.1雙面板中，數(shù)字和模擬元器件(除DAA)周圍及下方未使用之區(qū)域用數(shù)字地或模擬地區(qū)域填充，各層面同類地區(qū)域連接在一起，不同層面同類地區(qū)域通過(guò)多個(gè)過(guò)孔相連:ModemDGND引腳接至數(shù)字地區(qū)域，AGND引腳接至模擬地區(qū)域;數(shù)字地區(qū)域和模擬地區(qū)域用一條直的空隙隔開(kāi)。5.2四層板中，使用數(shù)字和模擬地區(qū)域覆蓋數(shù)字和模擬元器件(除DAA)；ModemDGND引腳接至數(shù)字地區(qū)域，AGND引腳接至模擬地區(qū)域;數(shù)字地區(qū)域和模擬地區(qū)域用一條直的空隙隔開(kāi)。5.3如設(shè)計(jì)中須EMI過(guò)濾器，應(yīng)在接口插座端預(yù)留一定空間，絕大多數(shù)EMI器件(Bead/電容)均可放置在該區(qū)域;未使用之區(qū)域用地區(qū)域填充，如有屏蔽外殼也須與之相連。5.4每個(gè)功能模塊電源應(yīng)分開(kāi)。功能模塊可分為：并行總線接口、顯示、數(shù)字電路(SRAM、EPROM、Modem)和DAA等，每個(gè)功能模塊的電源/地只能在電源/地的源點(diǎn)相連。5.5對(duì)串行DTE模塊，使用去耦電容減少電源耦合，對(duì)電話線也可做相同處理。5.6地線通過(guò)一點(diǎn)相連，如可能，使用Bead；如抑制EMI需要，允許地線在其它地方相連。5.7所有地線走線盡量寬，25-50mil。5.8所有IC電源/地間的電容走線盡量短，并不要使用過(guò)孔。6.晶振電路6.1所有連到晶振輸入/輸出端(如XTLI、XTLO)的走線盡量短，以減少噪聲干擾及分布電容對(duì)Crystal的影響。XTLO走線盡量短，且彎轉(zhuǎn)角度不小於45度。(因XTLO連接至上升時(shí)間快，大電流之驅(qū)動(dòng)器)6.2雙面板中沒(méi)有地線層，晶振電容地線應(yīng)使用盡量寬的短線連接至器件上離晶振最近的DGND引腳，且盡量減少過(guò)孔。6.3如可能，晶振外殼接地。6.4在XTLO引腳與晶振/電容節(jié)點(diǎn)處接一個(gè)100Ohm電阻。6.5晶振電容的地直接連接至Modem的GND引腳，不要使用地線區(qū)域或地線走線來(lái)連接電容和Modem的GND引腳。7.使用EIA/TIA-232接口的獨(dú)立Modem設(shè)計(jì)7.1使用金屬外殼。如果須用塑料外殼，應(yīng)在內(nèi)部貼金屬箔片或噴導(dǎo)電物質(zhì)以減小EMI。7.2各電源線上放置相同模式的Choke。7.3元器件放置在一起并緊靠EIA/TIA-232接口的Connector。7.4所有EIA/TIA-232器件從電源源點(diǎn)單獨(dú)連接電源/地。電源/地的源點(diǎn)應(yīng)為板上電源輸入端或調(diào)壓芯片的輸出端。7.5EIA/TIA-232電纜信號(hào)地接至數(shù)字地。7.6以下情況EIA/TIA-232電纜屏蔽不用接至Modem外殼;空接;通過(guò)Bead接到數(shù)字地;EIA/TIA-232電纜靠近Modem外殼處放置一磁環(huán)時(shí)直接連到數(shù)字地。8.VC及VREF電路電容走線盡量短，且位於中性區(qū)域。8.110uFVC電解電容正極與0.1uFVC電容的連接端通過(guò)獨(dú)立走線連至Modem的VC引腳(PIN24)。8.210uFVC電解電容負(fù)極與0.1uFVC電容的連接端通過(guò)Bead後用獨(dú)立走線連至Modem的AGND引腳(PIN34)。8.310uFVREF電解電容正極與0.1uFVC電容的連接端通過(guò)獨(dú)立走線連至Modem的VREF引腳(PIN25)。8.410uFVREF電解電容負(fù)極與0.1uFVC電容的連接端通過(guò)獨(dú)立走線連至Modem的VC引腳(PIN24)；注意與8.1走線相獨(dú)立。VREF------+--------+┿10u┿0.1uVC------+--------+┿10u┿0.1u+--------+-----~~~~~---+AGND使用之Bead應(yīng)滿足：100MHz時(shí)，阻抗=70W；額定電流=200mA；最大電阻=0.5W。9.電話和Handset接口9.1Tip和Ring線接口處放置Choke。9.2電話線的去耦方法與電源去耦類似，使用增加電感組合體、Choke、電容等方法。但電話線的去耦比電源去耦更困難也更值得注意，一般做法是預(yù)留這些器件的位置，以便性能/EMI測(cè)試認(rèn)證時(shí)調(diào)整。9.3Tip和Ring線到數(shù)字地間放置耐壓高的濾波電容(0.001uF/1KV)。RF產(chǎn)品設(shè)計(jì)過(guò)程中降低信號(hào)耦合的PCB布線技巧一輪藍(lán)牙設(shè)備、無(wú)繩電話和蜂窩電話需求高潮正促使中國(guó)電子工程師越來(lái)越關(guān)注RF電路設(shè)計(jì)技巧。RF電路板的設(shè)計(jì)是最令設(shè)計(jì)工程師感到頭疼的部分，如想一次獲得成功，仔細(xì)規(guī)劃和注重細(xì)節(jié)是必須加以高度重視的兩大關(guān)鍵設(shè)計(jì)規(guī)則。射頻(RF)電路板設(shè)計(jì)由于在理論上還有很多不確定性，因此常被形容為一種“黑色藝術(shù)”，但這個(gè)觀點(diǎn)只有部分正確，RF電路板設(shè)計(jì)也有許多可以遵循的準(zhǔn)則和不應(yīng)該被忽視的法則。不過(guò)，在實(shí)際設(shè)計(jì)時(shí)，真正實(shí)用的技巧是當(dāng)這些準(zhǔn)則和法則因各種設(shè)計(jì)約束而無(wú)法準(zhǔn)確地實(shí)施時(shí)如何對(duì)它們進(jìn)行折衷處理。當(dāng)然，有許多重要的RF設(shè)計(jì)課題值得討論，包括阻抗和阻抗匹配、絕緣層材料和層疊板以及波長(zhǎng)和駐波，不過(guò)，本文將集中探討與RF電路板分區(qū)設(shè)計(jì)有關(guān)的各種問(wèn)題。今天的蜂窩電話設(shè)計(jì)以各種方式將所有的東西集成在一起，這對(duì)RF電路板設(shè)計(jì)來(lái)說(shuō)很不利?，F(xiàn)在業(yè)界競(jìng)爭(zhēng)非常激烈，人人都在找辦法用最小的尺寸和最小的成本集成最多的功能。模擬、數(shù)字和RF電路都緊密地?cái)D在一起，用來(lái)隔開(kāi)各自問(wèn)題區(qū)域的空間非常小，而且考慮到成本因素，電路板層數(shù)往往又減到最小。令人感到不可思議的是，多用途芯片可將多種功能集成在一個(gè)非常小的裸片上，而且連接外界的引腳之間排列得又非常緊密，因此RF、IF、模擬和數(shù)字信號(hào)非?？拷?，但它們通常在電氣上是不相干的。電源分配可能對(duì)設(shè)計(jì)者來(lái)說(shuō)是一個(gè)噩夢(mèng)，為了延長(zhǎng)電池壽命，電路的不同部分是根據(jù)需要而分時(shí)工作的，并由軟件來(lái)控制轉(zhuǎn)換。這意味著你可能需要為你的蜂窩電話提供5到6種工作電源。一、RF布局概念在設(shè)計(jì)RF布局時(shí)，有幾個(gè)總的原則必須優(yōu)先加以滿足：盡可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔離開(kāi)來(lái)，簡(jiǎn)單地說(shuō)，就是讓高功率RF發(fā)射電路遠(yuǎn)離低功率RF接收電路。如果你的PCB板上有很多物理空間，那么你可以很容易地做到這一點(diǎn)，但通常元器件很多，PCB空間較小，因而這通常是不可能的。你可以把他們放在PCB板的兩面，或者讓它們交替工作，而不是同時(shí)工作。高功率電路有時(shí)還可包括RF緩沖器和壓控制振蕩器(VCO)。確保PCB板上高功率區(qū)至少有一整塊地，最好上面沒(méi)有過(guò)孔，當(dāng)然，銅皮越多越好。稍后，我們將討論如何根據(jù)需要打破這個(gè)設(shè)計(jì)原則，以及如何避免由此而可能引起的問(wèn)題。芯片和電源去耦同樣也極為重要，稍后將討論實(shí)現(xiàn)這個(gè)原則的幾種方法。RF輸出通常需要遠(yuǎn)離RF輸入，稍后我們將進(jìn)行詳細(xì)討論。敏感的模擬信號(hào)應(yīng)該盡可能遠(yuǎn)離高速數(shù)字信號(hào)和RF信號(hào)。二、如何進(jìn)行分區(qū)？設(shè)計(jì)分區(qū)可以分解為物理分區(qū)和電氣分區(qū)。物理分區(qū)主要涉及元器件布局、朝向和屏蔽等問(wèn)題；電氣分區(qū)可以繼續(xù)分解為電源分配、RF走線、敏感電路和信號(hào)以及接地等的分區(qū)。首先我們討論物理分區(qū)問(wèn)題。元器件布局是實(shí)現(xiàn)一個(gè)優(yōu)秀RF設(shè)計(jì)的關(guān)鍵，最有效的技術(shù)是首先固定位于RF路徑上的元器件，并調(diào)整其朝向以將RF路徑的長(zhǎng)度減到最小，使輸入遠(yuǎn)離輸出，并盡可能遠(yuǎn)地分離高功率電路和低功率電路。最有效的電路板堆疊方法是將主接地面(主地)安排在表層下的第二層，并盡可能將RF線走在表層上。將RF路徑上的過(guò)孔尺寸減到最小不僅可以減少路徑電感，而且還可以減少主地上的虛焊點(diǎn)，并可減少RF能量泄漏到層疊板內(nèi)其他區(qū)域的機(jī)會(huì)。在物理空間上，像多級(jí)放大器這樣的線性電路通常足以將多個(gè)RF區(qū)之間相互隔離開(kāi)來(lái)，但是雙工器、混頻器和中頻放大器/混頻器總是有多個(gè)RF/IF信號(hào)相互干擾，因此必須小心地將這一影響減到最小。RF與IF走線應(yīng)盡可能走十字交叉，并盡可能在它們之間隔一塊地。正確的RF路徑對(duì)整塊PCB板的性能而言非常重要，這也就是為什么元器件布局通常在蜂窩電話PCB板設(shè)計(jì)中占大部分時(shí)間的原因。在蜂窩電話PCB板上，通?？梢詫⒌驮胍舴糯笃麟娐贩旁赑CB板的某一面，而高功率放大器放在另一面，并最終通過(guò)雙工器把它們?cè)谕幻嫔线B接到RF端和基帶處理器端的天線上。需要一些技巧來(lái)確保直通過(guò)孔不會(huì)把RF能量從板的一面?zhèn)鬟f到另一面，常用的技術(shù)是在兩面都使用盲孔?？梢酝ㄟ^(guò)將直通過(guò)孔安排在PCB板兩面都不受RF干擾的區(qū)域來(lái)將直通過(guò)孔的不利影響減到最小。有時(shí)不太可能在多個(gè)電路塊之間保證足夠的隔離，在這種情況下就必須考慮采用金屬屏蔽罩將射頻能量屏蔽在RF區(qū)域內(nèi)，但金屬屏蔽罩也存在問(wèn)題，例如：自身成本和裝配成本都很貴；外形不規(guī)則的金屬屏蔽罩在制造時(shí)很難保證高精度，長(zhǎng)方形或正方形金屬屏蔽罩又使元器件布局受到一些限制；金屬屏蔽罩不利于元器件更換和故障定位；由于金屬屏蔽罩必須焊在地上，必須與元器件保持一個(gè)適當(dāng)距離，因此需要占用寶貴的PCB板空間。盡可能保證屏蔽罩的完整非常重要，進(jìn)入金屬屏蔽罩的數(shù)字信號(hào)線應(yīng)該盡可能走內(nèi)層，而且最好走線層的下面一層PCB是地層。RF信號(hào)線可以從金屬屏蔽罩底部的小缺口和地缺口處的布線層上走出去，不過(guò)缺口處周圍要盡可能地多布一些地，不同層上的地可通過(guò)多個(gè)過(guò)孔連在一起。盡管有以上的問(wèn)題，但是金屬屏蔽罩非常有效，而且常常還是隔離關(guān)鍵電路的唯一解決方案。此外，恰當(dāng)和有效的芯片電源去耦也非常重要。許多集成了線性線路的RF芯片對(duì)電源的噪音非常敏感，通常每個(gè)芯片都需要采用高達(dá)四個(gè)電容和一個(gè)隔離電感來(lái)確保濾除所有的電源噪音(見(jiàn)圖1)。最小電容值通常取決于其自諧振頻率和低引腳電感，C4的值就是據(jù)此選擇的。C3和C2的值由于其自身引腳電感的關(guān)系而相對(duì)較大一些，從而RF去耦效果要差一些，不過(guò)它們較適合于濾除較低頻率的噪聲信號(hào)。電感L1使RF信號(hào)無(wú)法從電源線耦合到芯片中。記?。核械淖呔€都是一條潛在的既可接收也可發(fā)射RF信號(hào)的天線，另外將感應(yīng)的射頻信號(hào)與關(guān)鍵線路隔離開(kāi)也很必要。這些去耦元件的物理位置通常也很關(guān)鍵，圖2表示了一種典型的布局方法。這幾個(gè)重要元件的布局原則是：C4要盡可能靠近IC引腳并接地，C3必須最靠近C4，C2必須最靠近C3，而且IC引腳與C4的連接走線要盡可能短，這幾個(gè)元件的接地端(尤其是C4)通常應(yīng)當(dāng)通過(guò)下一地層與芯片的接地引腳相連。將元件與地層相連的過(guò)孔應(yīng)該盡可能靠近PCB板上元件焊盤，最好是使用打在焊盤上的盲孔以將連接線電感減到最小，電感應(yīng)該靠近C1。一塊集成電路或放大器常常帶有一個(gè)開(kāi)漏極輸出，因此需要一個(gè)上拉電感來(lái)提供一個(gè)高阻抗RF負(fù)載和一個(gè)低阻抗直流電源，同樣的原則也適用于對(duì)這一電感端的電源進(jìn)行去耦。有些芯片需要多個(gè)電源才能工作，因此你可能需要兩到三套電容和電感來(lái)分別對(duì)它們進(jìn)行去耦處理，如果該芯片周圍沒(méi)有足夠空間的話，那么可能會(huì)遇到一些麻煩。記住電感極少并行靠在一起，因?yàn)檫@將形成一個(gè)空芯變壓器并相互感應(yīng)產(chǎn)生干擾信號(hào)，因此它們之間的距離至少要相當(dāng)于其中一個(gè)器件的高度，或者成直角排列以將其互感減到最小。電氣分區(qū)原則大體上與物理分區(qū)相同，但還包含一些其它因素?，F(xiàn)代蜂窩電話的某些部分采用不同工作電壓，并借助軟件對(duì)其進(jìn)行控制，以延長(zhǎng)電池工作壽命。這意味著蜂窩電話需要運(yùn)行多種電源，而這給隔離帶來(lái)了更多的問(wèn)題。電源通常從連接器引入，并立即進(jìn)行去耦處理以濾除任何來(lái)自線路板外部的噪聲，然后再經(jīng)過(guò)一組開(kāi)關(guān)或穩(wěn)壓器之后對(duì)其進(jìn)行分配。蜂窩電話里大多數(shù)電路的直流電流都相當(dāng)小，因此走線寬度通常不是問(wèn)題，不過(guò)，必須為高功率放大器的電源單獨(dú)走一條盡可能寬的大電流線，以將傳輸壓降減到最低。為了避免太多電流損耗，需要采用多個(gè)過(guò)孔來(lái)將電流從某一層傳遞到另一層。此外，如果不能在高功率放大器的電源引腳端對(duì)它進(jìn)行充分的去耦，那么高功率噪聲將會(huì)輻射到整塊板上，并帶來(lái)各種各樣的問(wèn)題。高功率放大器的接地相當(dāng)關(guān)鍵，并經(jīng)常需要為其設(shè)計(jì)一個(gè)金屬屏蔽罩。在大多數(shù)情況下，同樣關(guān)鍵的是確保RF輸出遠(yuǎn)離RF輸入。這也適用于放大器、緩沖器和濾波器。在最壞情況下，如果放大器和緩沖器的輸出以適當(dāng)?shù)南辔缓驼穹答伒剿鼈兊妮斎攵耍敲此鼈兙陀锌赡墚a(chǎn)生自激振蕩。在最好情況下，它們將能在任何溫度和電壓條件下穩(wěn)定地工作。實(shí)際上，它們可能會(huì)變得不穩(wěn)定，并將噪音和互調(diào)信號(hào)添加到RF信號(hào)上。如果射頻信號(hào)線不得不從濾波器的輸入端繞回輸出端，這可能會(huì)嚴(yán)重?fù)p害濾波器的帶通特性。為了使輸入和輸出得到良好的隔離，首先必須在濾波器周圍布一圈地，其次濾波器下層區(qū)域也要布一塊地，并與圍繞濾波器的主地連接起來(lái)。把需要穿過(guò)濾波器的信號(hào)線盡可能遠(yuǎn)離濾波器引腳也是個(gè)好方法。此外，整塊板上各個(gè)地方的接地都要十分小心，否則你可能會(huì)在不知不覺(jué)之中引入一條你不希望發(fā)生的耦合通道。圖3詳細(xì)說(shuō)明了這一接地辦法。有時(shí)可以選擇走單端或平衡RF信號(hào)線，有關(guān)交叉干擾和EMC/EMI的原則在這里同樣適用。平衡RF信號(hào)線如果走線正確的話，可以減少噪聲和交叉干擾，但是它們的阻抗通常比較高，而且要保持一個(gè)合理的線寬以得到一個(gè)匹配信號(hào)源、走線和負(fù)載的阻抗，實(shí)際布線可能會(huì)有一些困難。緩沖器可以用來(lái)提高隔離效果，因?yàn)樗砂淹粋€(gè)信號(hào)分為兩個(gè)部分，并用于驅(qū)動(dòng)不同的電路，特別是本振可能需要緩沖器來(lái)驅(qū)動(dòng)多個(gè)混頻器。當(dāng)混頻器在RF頻率處到達(dá)共模隔離狀態(tài)時(shí)，它將無(wú)法正常工作。緩沖器可以很好地隔離不同頻率處的阻抗變化，從而電路之間不會(huì)相互干擾。緩沖器對(duì)設(shè)計(jì)的幫助很大，它們可以緊跟在需要被驅(qū)動(dòng)電路的后面，從而使高功率輸出走線非常短，由于緩沖器的輸入信號(hào)電平比較低，因此它們不易對(duì)板上的其它電路造成干擾。還有許多非常敏感的信號(hào)和控制線需要特別注意，但它們超出了本文探討的范圍，因此本文僅略作論述，不再進(jìn)行詳細(xì)說(shuō)明。壓控振蕩器(VCO)可將變化的電壓轉(zhuǎn)換為變化的頻率，這一特性被用于高速頻道切換，但它們同樣也將控制電壓上的微量噪聲轉(zhuǎn)換為微小的頻率變化，而這就給RF信號(hào)增加了噪聲?？偟膩?lái)說(shuō)，在這一級(jí)以后你再也沒(méi)有辦法從RF輸出信號(hào)中將噪聲去掉。那么困難在哪里呢？首先，控制線的期望頻寬范圍可能從DC直到2MHz，而通過(guò)濾波來(lái)去掉這么寬頻帶的噪聲幾乎是不可能的；其次，VCO控制線通常是一個(gè)控制頻率的反饋回路的一部分，它在很多地方都有可能引入噪聲，因此必須非常小心處理VCO控制線。要確保RF走線下層的地是實(shí)心的，而且所有的元器件都牢固地連到主地上，并與其它可能帶來(lái)噪聲的走線隔離開(kāi)來(lái)。此外，要確保VCO的電源已得到充分去耦，由于VCO的RF輸出往往是一個(gè)相對(duì)較高的電平，VCO輸出信號(hào)很容易干擾其它電路，因此必須對(duì)VCO加以特別注意。事實(shí)上，VCO往往布放在RF區(qū)域的末端，有時(shí)它還需要一個(gè)金屬屏蔽罩。諧振電路(一個(gè)用于發(fā)射機(jī)，另一個(gè)用于接收機(jī))與VCO有關(guān)，但也有它自己的特點(diǎn)。簡(jiǎn)單地講，諧振電路是一個(gè)帶有容性二極管的并行諧振電路，它有助于設(shè)置VCO工作頻率和將語(yǔ)音或數(shù)據(jù)調(diào)制到RF信號(hào)上。所有VCO的設(shè)計(jì)原則同樣適用于諧振電路。由于諧振電路含有數(shù)量相當(dāng)多的元器件、板上分布區(qū)域較寬以及通常運(yùn)行在一個(gè)很高的RF頻率下，因此諧振電路通常對(duì)噪聲非常敏感。信號(hào)通常排列在芯片的相鄰腳上，但這些信號(hào)引腳又需要與相對(duì)較大的電感和電容配合才能工作，這反過(guò)來(lái)要求這些電感和電容的位置必須靠得很近，并連回到一個(gè)對(duì)噪聲很敏感的控制環(huán)路上。要做到這點(diǎn)是不容易的。自動(dòng)增益控制(AGC)放大器同樣是一個(gè)容易出問(wèn)題的地方，不管是發(fā)射還是接收電路都會(huì)有AGC放大器。AGC放大器通常能有效地濾掉噪聲，不過(guò)由于蜂窩電話具備處理發(fā)射和接收信號(hào)強(qiáng)度快速變化的能力，因此要求AGC電路有一個(gè)相當(dāng)寬的帶寬，而這使某些關(guān)鍵電路上的AGC放大器很容易引入噪聲。設(shè)計(jì)AGC線路必須遵守良好的模擬電路設(shè)計(jì)技術(shù)，而這跟很短的運(yùn)放輸入引腳和很短的反饋路徑有關(guān)，這兩處都必須遠(yuǎn)離RF、IF或高速數(shù)字信號(hào)走線。同樣，良好的接地也必不可少，而且芯片的電源必須得到良好的去耦。如果必須要在輸入或輸出端走一根長(zhǎng)線，那么最好是在輸出端，通常輸出端的阻抗要低得多，而且也不容易感應(yīng)噪聲。通常信號(hào)電平越高，就越容易把噪聲引入到其它電路。在所有PCB設(shè)計(jì)中，盡可能將數(shù)字電路遠(yuǎn)離模擬電路是一條總的原則，它同樣也適用于RFPCB設(shè)計(jì)。公共模擬地和用于屏蔽和隔開(kāi)信號(hào)線的地通常是同等重要的，問(wèn)題在于如果沒(méi)有預(yù)見(jiàn)和事先仔細(xì)的計(jì)劃，每次你能在這方面所做的事都很少。因此在設(shè)計(jì)早期階段，仔細(xì)的計(jì)劃、考慮周全的元器件布局和徹底的布局評(píng)估都非常重要，由于疏忽而引起的設(shè)計(jì)更改將可能導(dǎo)致一個(gè)即將完成的設(shè)計(jì)又必須推倒重來(lái)。這一因疏忽而導(dǎo)致的嚴(yán)重后果，無(wú)論如何對(duì)你的個(gè)人事業(yè)發(fā)展來(lái)說(shuō)不是一件好事。同樣應(yīng)使RF線路遠(yuǎn)離模擬線路和一些很關(guān)鍵的數(shù)字信號(hào)，所有的RF走線、焊盤和元件周圍應(yīng)盡可能多填接地銅皮，并盡可能與主地相連。類似面包板的微型過(guò)孔構(gòu)造板在RF線路開(kāi)發(fā)階段很有用，如果你選用了構(gòu)造板，那么你毋須花費(fèi)任何開(kāi)銷就可隨意使用很多過(guò)孔，否則在普通PCB板上鉆孔將會(huì)增加開(kāi)發(fā)成本，而這在大批量生產(chǎn)時(shí)會(huì)增加成本。如果RF走線必須穿過(guò)信號(hào)線，那么盡量在它們之間沿著RF走線布一層與主地相連的地。如果不可能的話，一定要保證它們是十字交叉的，這可將容性耦合減到最小，同時(shí)盡可能在每根RF走線周圍多布一些地，并把它們連到主地。此外，將并行RF走線之間的距離減到最小可以將感性耦合減到最小。一個(gè)實(shí)心的整塊接地面直接放在表層下第一層時(shí)，隔離效果最好，盡管小心一點(diǎn)設(shè)計(jì)時(shí)其它的做法也管用。我曾試過(guò)把接地面分成幾塊來(lái)隔離模擬、數(shù)字和RF線路，但我從未對(duì)結(jié)果感到滿意過(guò)，因?yàn)樽罱K總是有一些高速信號(hào)線要穿過(guò)這些分開(kāi)的地，這不是一件好事。在PCB板的每一層，應(yīng)布上盡可能多的地，并把它們連到主地面。盡可能把走線靠在一起以增加內(nèi)部信號(hào)層和電源分配層的地塊數(shù)量，并適當(dāng)調(diào)整走線以便你能將地連接過(guò)孔布置到表層上的隔離地塊。應(yīng)當(dāng)避免在PCB各層上生成游離地，因?yàn)樗鼈儠?huì)像一個(gè)小天線那樣拾取或注入噪音。在大多數(shù)情況下，如果你不能把它們連到主地，那么你最好把它們?nèi)サ?。本文小結(jié)在拿到一張工程更改單(ECO)時(shí)，要冷靜，不要輕易消除你所有辛辛苦苦才完成的工作。一張ECO很輕易使你的工作陷入混亂，不管需要做的修改是多么的微小。當(dāng)你必須在某個(gè)時(shí)間段里完成一份工作時(shí)，你很容易就會(huì)忘記一些關(guān)鍵的東西，更不用說(shuō)要作出更改了。不論是不是“黑色藝術(shù)”，遵守一些基本的RF設(shè)計(jì)規(guī)則和留意一些優(yōu)秀的設(shè)計(jì)實(shí)例將可幫助你完成RF設(shè)計(jì)工作。成功的RF設(shè)計(jì)必須仔細(xì)注意整個(gè)設(shè)計(jì)過(guò)程中每個(gè)步驟及每個(gè)細(xì)節(jié)才有可能實(shí)現(xiàn)，這意味著必須在設(shè)計(jì)開(kāi)始階段就要進(jìn)行徹底的、仔細(xì)的規(guī)劃，并對(duì)每個(gè)設(shè)計(jì)步驟的工作進(jìn)展進(jìn)行全面持續(xù)地評(píng)估。PCBLAYOUT技術(shù)大全PROTEL相關(guān)疑問(wèn)1.原理圖常見(jiàn)錯(cuò)誤：（1）ERC報(bào)告管腳沒(méi)有接入信號(hào)：a.創(chuàng)建封裝時(shí)給管腳定義了I/O屬性；b.創(chuàng)建元件或放置元件時(shí)修改了不一致的grid屬性，管腳與線沒(méi)有連上；c.創(chuàng)建元件時(shí)pin方向反向，必須非pinname端連線。（2）元件跑到圖紙界外：沒(méi)有在元件庫(kù)圖表紙中心創(chuàng)建元件。（3）創(chuàng)建的工程文件網(wǎng)絡(luò)表只能部分調(diào)入pcb：生成netlist時(shí)沒(méi)有選擇為global。（4）當(dāng)使用自己創(chuàng)建的多部分組成的元件時(shí)，千萬(wàn)不要使用annotate.2.PCB中常見(jiàn)錯(cuò)誤：（1）網(wǎng)絡(luò)載入時(shí)報(bào)告NODE沒(méi)有找到：a.原理圖中的元件使用了pcb庫(kù)中沒(méi)有的封裝；b.原理圖中的元件使用了pcb庫(kù)中名稱不一致的封裝；c.原理圖中的元件使用了pcb庫(kù)中pinnumber不一致的封裝。如三極管：sch中pinnumber為e,b,c,而pcb中為1，2，3。（2）打印時(shí)總是不能打印到一頁(yè)紙上：a.創(chuàng)建pcb庫(kù)時(shí)沒(méi)有在原點(diǎn)；b.多次移動(dòng)和旋轉(zhuǎn)了元件，pcb板界外有隱藏的字符。選擇顯示所有隱藏的字符，縮小pcb,然后移動(dòng)字符到邊界內(nèi)。（3）DRC報(bào)告網(wǎng)絡(luò)被分成幾個(gè)部分：表示這個(gè)網(wǎng)絡(luò)沒(méi)有連通，看報(bào)告文件，使用選擇CONNECTEDCOPPER查找。另外提醒朋友盡量使用WIN2000,減少藍(lán)屏的機(jī)會(huì)；多幾次導(dǎo)出文件，做成新的DDB文件，減少文件尺寸和PROTEL僵死的機(jī)會(huì)。如果作較復(fù)雜得設(shè)計(jì)，盡量不要使用自動(dòng)布線。在PCB設(shè)計(jì)中，布線是完成產(chǎn)品設(shè)計(jì)的重要步驟，可以說(shuō)前面的準(zhǔn)備工作都是為它而做的，在整個(gè)PCB中，以布線的設(shè)計(jì)過(guò)程限定最高，技巧最細(xì)、工作量最大。PCB布線有單面布線、雙面布線及多層布線。布線的方式也有兩種：自動(dòng)布線及交互式布線，在自動(dòng)布線之前，可以用交互式預(yù)先對(duì)要求比較嚴(yán)格的線進(jìn)行布線，輸入端與輸出端的邊線應(yīng)避免相鄰平行，以免產(chǎn)生反射干擾。必要時(shí)應(yīng)加地線隔離，兩相鄰層的布線要互相垂直，平行容易產(chǎn)生寄生耦合。自動(dòng)布線的布通率，依賴于良好的布局，布線規(guī)則可以預(yù)先設(shè)定，包括走線的彎曲次數(shù)、導(dǎo)通孔的數(shù)目、步進(jìn)的數(shù)目等。一般先進(jìn)行探索式布經(jīng)線，快速地把短線連通，然后進(jìn)行迷宮式布線，先把要布的連線進(jìn)行全局的布線路徑優(yōu)化，它可以根據(jù)需要斷開(kāi)已布的線，并試著重新再布線，以改進(jìn)總體效果。對(duì)目前高密度的PCB設(shè)計(jì)已感覺(jué)到貫通孔不太適應(yīng)了，它浪費(fèi)了許多寶貴的布線通道，為解決這一矛盾，出現(xiàn)了盲孔和埋孔技術(shù)，它不僅完成了導(dǎo)通孔的作用，還省出許多布線通道使布線過(guò)程完成得更加方便，更加流暢，更為完善，PCB板的設(shè)計(jì)過(guò)程是一個(gè)復(fù)雜而又簡(jiǎn)單的過(guò)程，要想很好地掌握它，還需廣大電子工程設(shè)計(jì)人員去自已體會(huì)，才能得到其中的真諦。********************************************************************************************2、設(shè)計(jì)流程PCB的設(shè)計(jì)流程分為網(wǎng)表輸入、規(guī)則設(shè)置、元器件布局、布線、檢查、復(fù)查、輸出六個(gè)步驟.2.1網(wǎng)表輸入網(wǎng)表輸入有兩種方法，一種是使用PowerLogic的OLEPowerPCBConnection功能，選擇SendNetlist，應(yīng)用OLE功能，可以隨時(shí)保持原理圖和PCB圖的一致，盡量減少出錯(cuò)的可能。另一種方法是直接在PowerPCB中裝載網(wǎng)表，選擇File->Import，將原理圖生成的網(wǎng)表輸入進(jìn)來(lái)。2.2規(guī)則設(shè)置如果在原理圖設(shè)計(jì)階段就已經(jīng)把PCB的設(shè)計(jì)規(guī)則設(shè)置好的話，就不用再進(jìn)行設(shè)置.這些規(guī)則了，因?yàn)檩斎刖W(wǎng)表時(shí)，設(shè)計(jì)規(guī)則已隨網(wǎng)表輸入進(jìn)PowerPCB了。如果修改了設(shè)計(jì)規(guī)則，必須同步原理圖，保證原理圖和PCB的一致。除了設(shè)計(jì)規(guī)則和層定義外，還有一些規(guī)則需要設(shè)置，比如PadStacks，需要修改標(biāo)準(zhǔn)過(guò)孔的大小。如果設(shè)計(jì)者新建了一個(gè)焊盤或過(guò)孔，一定要加上Layer25。注意：PCB設(shè)計(jì)規(guī)則、層定義、過(guò)孔設(shè)置、CAM輸出設(shè)置已經(jīng)作成缺省啟動(dòng)文件，名稱為Default.stp，網(wǎng)表輸入進(jìn)來(lái)以后，按照設(shè)計(jì)的實(shí)際情況，把電源網(wǎng)絡(luò)和地分配給電源層和地層，并設(shè)置其它高級(jí)規(guī)則。在所有的規(guī)則都設(shè)置好以后，在PowerLogic中，使用OLEPowerPCBConnection的RulesFromPCB功能，更新原理圖中的規(guī)則設(shè)置，保證原理圖和PCB圖的規(guī)則一致。2.3元器件布局網(wǎng)表輸入以后，所有的元器件都會(huì)放在工作區(qū)的零點(diǎn)，重疊在一起，下一步的工作就是把這些元器件分開(kāi)，按照一些規(guī)則擺放整齊，即元器件布局。PowerPCB提供了兩種方法，手工布局和自動(dòng)布局。2.3.1手工布局1.工具印制板的結(jié)構(gòu)尺寸畫出板邊（BoardOutline）。2.將元器件分散（Disperseponents），元器件會(huì)排列在板邊的周圍。3.把元器件一個(gè)一個(gè)地移動(dòng)、旋轉(zhuǎn)，放到板邊以內(nèi)，按照一定的規(guī)則擺放整齊