《 FPGA應(yīng)用技術(shù)及實(shí)踐 》 綜合測(cè)試題3_第1頁
《 FPGA應(yīng)用技術(shù)及實(shí)踐 》 綜合測(cè)試題3_第2頁
《 FPGA應(yīng)用技術(shù)及實(shí)踐 》 綜合測(cè)試題3_第3頁
《 FPGA應(yīng)用技術(shù)及實(shí)踐 》 綜合測(cè)試題3_第4頁
《 FPGA應(yīng)用技術(shù)及實(shí)踐 》 綜合測(cè)試題3_第5頁
已閱讀5頁，還剩6頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

綜合試題三______7、目前應(yīng)用最廣泛的HDL(硬件描述語言)有___VHDL_，_Verilog__USEIEEE.STD_LOGIC_1164A.IEEEB.STDC.WQ:BUFFERSTD_LOGIC_VECTOR(2DOWNTA.counter23B.counterC.wQ:BUFFERSTD_LOGIC_VECTOR(2DOWNTA.counter23B.counterC.wA.STD_LOGIC_1164B.IEEE_LOGIC_1164C.WORK_LOGIC_1164端A.INB.OUTC.BUFA.INB.OUTC.BUFA.INB.BEGINC.VARIABLEqtmp:STD_LOGIC_VECTOR(7DOWNTCA.INB.ENDC.BEA.=>B.>=C.<=____ VARIABLEqtmp:STD_LOGIC_VECTOR(7DOWNTO0 Aqtmp:STD_LOGIC_VECTOR(A.VARIABLEB.SIGNALC.BE A.dout(1)B.dout(3)C.doutA.順序語句B.并行語句CA.順序語句B.并行語句C？（3．簡(jiǎn)述在基于FPGA/CPLD的EDA設(shè)計(jì)EDA工具在設(shè)計(jì)中提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計(jì)環(huán)境，使設(shè)計(jì)者能更方便進(jìn)行設(shè)計(jì)輸入，快速處理和器件編程。EDA工具還提供了多平臺(tái)的設(shè)計(jì)環(huán)境，：（ignalmyreg:std_logic_vector(31downtosignalmymen:std_logicAchitecturetwoofoneisUseieee.std_logic_unsigned.alPort(clk:instd_logiAchitactureoneoffenpinisTmp<=nottmp;Endif;Iftmp<3thentmp<=tmp+1;Iftmp=3thencout<=’1’;elsecouEndif;useieee.std_logic_1port(clk,cl:instd_logic;architecturebehavofdff1

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論