《計算機組成原理》考試大綱

《計算機組成原理》考試大綱（2020版）

一、考試基本要求

1.理解單處理器計算機系統(tǒng)中各部件的內(nèi)部工作原理、組成結構以及相互連接方式，具有

完整的計算機系統(tǒng)的整機概念。

2.理解計算機系統(tǒng)層次化結構概念，熟悉硬件與軟件之間的界面，掌握指令集體系結構的

基本知識和基本實現(xiàn)方法。

3.能夠綜合運用計算機組成的基本原理和基本方法，對有關計算機硬件系統(tǒng)中的理論和實

際問題進行計算、分析，對一些基本部件進行簡單設計；并能對高級程序設計語言（如C語言）

中的相關問題進行分析。

二、考試內(nèi)容

1.計算機系統(tǒng)概述

（一）計算機發(fā)展歷程

（二）計算機系統(tǒng)層次結構

1.計算機系統(tǒng)的基本組成；2.計算機硬件的基本組成；3.計算機軟件和硬件的關系：4.計

算機的工作過程。

（三）計算機性能指標

吞吐量、響應時間；CPU時鐘周期、主頻、CPI、CPU執(zhí)行時間；MIPS、MFLOPS、GFLOPS、

TFLOPS、PFLOPSo

2.數(shù)據(jù)的表示和運算

（-）數(shù)制與編碼

1.進位計數(shù)制及其相互轉(zhuǎn)換；2.真值和機器數(shù)；3.BCD碼；4.字符與字符串；5.校驗碼。

（二）定點數(shù)的表示和運算

1.定點數(shù)的表示：無符號數(shù)的表示：有符號數(shù)的表示。2.定點數(shù)的運算：定點數(shù)的位移運

算；原碼定點數(shù)的加、減運算；補碼定點數(shù)的加、減運算；定點數(shù)的乘、除運算；溢出概念

和判別方法。

（三）浮點數(shù)的表示和運算

1.浮點數(shù)的表示：浮點數(shù)的表示范圍；IEEE754標準。2.浮點數(shù)的力口/減運算。

（四）算術邏輯單元ALU

1.串行加法器和并行加法器；2.算術邏輯單元ALU的功能和結構。

3.存儲器層次結構

（一）存儲器的分類

（二）存儲器的層次化結構

（三）半導體隨機存取存儲器

1.SRAM存儲器的工作原理；2.DRAM存儲器的工作原理；

（四）只讀存儲器

（五）主存儲器與CPU的連接

（六）雙口RAM和多模塊存儲器

（七）高速緩沖存儲器（Cache）

1.程序訪問的局部性原理；2.Cache的基本工作原理；3.Cache和主存之間的映射方式；

4.Cache中主存塊的替換算法；5.Cache寫策略。

（八）虛擬存儲器

1.虛擬存儲器的基本概念；2.頁式虛擬存儲器（含TLB）

4.指令系統(tǒng)

（一）指令格式

1.指令的基本格式；2.定長操作碼指令格式；3.擴展操作碼指令格式。

（二）指令的尋址方式

1.有效地址的概念；2.數(shù)據(jù)尋址和指令尋址；3.常見尋址方式。

（三）CISC和RISC的基本概念

5.中央處理器（CPU）

（-）CPU的功能和基本結構

（二）指令執(zhí)行過程

（三）數(shù)據(jù)通路的功能和基本結構

（四）控制器的功能和工作原理

1.硬布線控制器；2.微程序控制器：微程序、微指令和微命令；微命令格式；微指令的

編碼方式；微地址的形式方式。

（五）指令流水線

1.指令流水線的基本概念；2.指令流水線的基本實現(xiàn)；3.超標量和動態(tài)流水線的基本概

念。

6.總線

（-）總線概述

1.總線的基本概念；2.總線的分類；3.總線的組成及性能指標。

（二）總線仲裁

1.集中仲裁方式；2.分布仲裁方式。

（三）總線操作和定時

1.同步定時方式：2.異步定時方式。

（四）總線標準

7.輸入輸出（I/O）系統(tǒng)

（-）I/O系統(tǒng)基本概念

（二）外部設備

1.輸入設備：鍵盤、鼠標；2.輸出設備：顯示器、打印機；3.外存儲器：硬盤存儲器、

磁盤陣列、光盤存儲器。

（三）I/O接口（I/O控制器）

1.1/0接口的功能和基本結構；2.I/O端口及其編址。

（四）I/O方式

1.程序查詢方式；2.程序中斷方式：中斷的基本概念、中斷響應過程、中斷處理過程、

多重中斷和中斷屏蔽的概念；3.DMA方式：DMA控制器的組成、DMA傳送過程；4.通道

方式。

三、考試形式

閉卷考試，考試時長120分鐘，試卷滿分為100分。

四、題型及分值

（一）單項選擇題（每小題2分，共30分）

1.馮?諾依曼機工作的基本方式的特點是（B）0

A.多指令流單數(shù)據(jù)流；B.按地址訪問并順序執(zhí)行指令；

C.堆棧操作；D.存貯器按內(nèi)容選擇地址。

2.主存貯器和CPU之間增加cache的目的是（A）。

A.解決CPU和主存之間的速度匹配問題；

B.擴大主存貯器容量；

C.擴大CPU中通用寄存器的數(shù)量；

D.既擴大主存貯器容量，又擴大CPU中通用寄存器的數(shù)量。

3.同步控制是（C）。

A.只適用于CPU控制的方式；B.只適用于外圍設備控制的方式；

C.由統(tǒng)一時序信號控制的方式；D.所有指令執(zhí)吁時間都相同的方式。

（二）判斷題（每小題1分，共10分：正確的填J,錯誤的填X）

1.模擬計算機的特點是數(shù)值用連續(xù)量來表示。（J）

2.寄存器間接尋址方式中，操作數(shù)在主存單元。1J）

3.發(fā)生中斷請求的條件是一條指令執(zhí)行結束。（J）

（三）填空題（每空1分，共10分）

1.計算機的硬件包括（）、（）、（）、（）、（）

輸出設備。

2.按IEEE754標準，一個浮點數(shù)由（）、（）、（）三個域

組成。

3.主存與cache的地址映射有（）、（）、（）三種方式。

（四）計算題（每小題5分，共10分）

1.已知：x=+126,y=-l20,設機器字長為8bit,

求：①［x］原，［x］反，［x］補；

②口］磔，［y］反，［y］補；

③［x］補+［y］補二？

④由③求得x+y=?

（五）分析及應用題（每小題5分，共10分）

1.某機指令格式結構如下所示，試分析指令格式及尋址方式特點。

[6位]7位7位7位]5位]

OP源寄存器1源寄存器2目標寄存器備用

（六）設計題（每小題10分，共20分）

1.雙總線結構機器的數(shù)據(jù)通路如圖所示，寫出ADDR2,R0

SUBRI,R3

STOR1,（R2）

LAD（R3）,R0

指令的指令周期流程圖