第4章-存儲(chǔ)器wy01講解材料

第四章存儲(chǔ)器10.265-114.1現(xiàn)代高檔微機(jī)系統(tǒng)的存儲(chǔ)器

體系結(jié)構(gòu)現(xiàn)代高檔微機(jī)系統(tǒng)中，存儲(chǔ)器技術(shù)的發(fā)展始終是以實(shí)現(xiàn)低成本、大容量和高速度為其追求目標(biāo)，而用單一工藝制造的半導(dǎo)體存儲(chǔ)器往往難以同時(shí)滿足這三方面的要求。為解決這一矛盾、提高存儲(chǔ)器系統(tǒng)的性能，目前高檔微機(jī)系統(tǒng)普遍采用以下結(jié)構(gòu)來(lái)組織整個(gè)存儲(chǔ)器系統(tǒng)：分級(jí)存儲(chǔ)器結(jié)構(gòu)虛擬存儲(chǔ)器結(jié)構(gòu)5-24.1.1分級(jí)存儲(chǔ)器結(jié)構(gòu)分級(jí)存儲(chǔ)器結(jié)構(gòu)示意圖CPU內(nèi)部寄存器高速緩沖存儲(chǔ)器(Cache)內(nèi)存儲(chǔ)器外存儲(chǔ)器容量增速度、位價(jià)格減高速緩存的引入，把慢速的內(nèi)存當(dāng)高速內(nèi)存來(lái)使用。4.1.2虛擬存儲(chǔ)器結(jié)構(gòu)虛擬存儲(chǔ)器技術(shù)是在內(nèi)存與外存之間引入相應(yīng)的硬件和軟件，把大容量的外存當(dāng)大容量的內(nèi)存來(lái)使用。5-34.2.1半導(dǎo)體存儲(chǔ)器的分類?ROM的類型?

RAM的類型掩模ROMPROMEPROME2PROMFlashROMSRAM保持電源DRAM刷新IRAM自帶刷新NVRAMRAM+ROM半導(dǎo)體存儲(chǔ)器從功能和應(yīng)用角度主要有兩大類:5-5FlashROM的特點(diǎn):兼具有EEPROM、SRAM和DRAM的優(yōu)點(diǎn)：

速度高、密度大；非易失；

內(nèi)含命令、狀態(tài)寄存器，可在線編程；

可整片/按扇區(qū)/按頁(yè)面/按字節(jié)擦寫(xiě)；

有數(shù)據(jù)保護(hù)、保密能力。FlashROM的應(yīng)用：

主板、顯卡BIOS

移動(dòng)存儲(chǔ)器

MP3播放器

數(shù)碼相機(jī)、攝像機(jī)存儲(chǔ)卡

嵌入式、便攜式系統(tǒng)電子盤5-64.2.2存儲(chǔ)器芯片的選用原則1.ROM與RAM的選用2.ROM類型的選用3.RAM類型的選用4.芯片型號(hào)的選用掩模ROMPROMEPROM

E2PROMFlashROMSRAM→高速緩存DRAM內(nèi)存條4個(gè)層面5-74.3存儲(chǔ)器芯片和存儲(chǔ)條的接口特性

了解存儲(chǔ)芯片的接口特性,實(shí)質(zhì)上就是要了解它有哪些與CPU總線相關(guān)的信號(hào)線，以及這些信號(hào)線相互間的定時(shí)關(guān)系；在此基礎(chǔ)上,進(jìn)而弄清楚這些信號(hào)線與CPU的三大總線應(yīng)如何連接。

5-84.3.1各類存儲(chǔ)芯片的接口共性1.各類存儲(chǔ)器芯片的通用引腳從與CPU接口的特性看，各類存儲(chǔ)器芯片除電源線和地線外，一般都有以下四類外部引腳信號(hào)線：

用于選擇存儲(chǔ)器存儲(chǔ)單元用于向存儲(chǔ)器芯片寫(xiě)入或從存儲(chǔ)器芯片讀出數(shù)據(jù)用于選擇存儲(chǔ)器芯片用于控制存儲(chǔ)器芯片中數(shù)據(jù)的讀出或?qū)懭氪鎯?chǔ)器芯片的通用引腳A0A1AnD0D1Dm地址線

OEWE數(shù)據(jù)線讀允許片選寫(xiě)允許CSROM,PROMEPROM:只有OE;FLASH,EEPROM:輸出允許OE，寫(xiě)允許WE;SRAM:輸出允許OE，寫(xiě)允許WE;或僅有WE，0：寫(xiě)；1讀。5-92.與CPU的連接特性不匹配4類接口信號(hào)線數(shù)據(jù)線地址線片選線讀/寫(xiě)控制線直連直連地址譯碼器DB

低位

高位AB匹配直連等待產(chǎn)生電路CB相應(yīng)線CPU關(guān)鍵：高低位AB如何劃分根據(jù)譯碼方式的不同，可有三種常用片選控制方法：1、線選法2、全譯碼法3、局部譯碼法5-104.3.2DRAM接口的特殊性DRAM在原理和結(jié)構(gòu)上與SRAM有很大不同：1.DRAM芯片的接口特殊性DRAM是靠電荷存儲(chǔ)器件(或電容)存儲(chǔ)信息，由于電容存在漏電現(xiàn)象，不停電也會(huì)導(dǎo)致信息丟失。DRAM芯片集成度高，存儲(chǔ)容量大，為節(jié)省外部引腳，其地址輸入一般采用兩路復(fù)用鎖存方式。

故與CPU接口時(shí)表現(xiàn)出更多的特殊性：需定時(shí)動(dòng)態(tài)刷新；地址線要采用二路復(fù)用。5-112164芯片64K×1位：4個(gè)N行N列矩陣。27×27=128×128；RASCAS兼做片選；數(shù)據(jù)線2線單向；地址線二路復(fù)用；一次刷新4×128單元；（RAS=0,CAS=1）5-12DRAM讀寫(xiě)簡(jiǎn)化電路示意圖：RAMADSEL數(shù)據(jù)選擇器LS2452164×8A0～A7MEMWRAS0CAS0A0～A7LS158BASDRA8～A15D0D1D8ADDSELD0D1D7MEMRABE……WERASCAS8片2164形成64K。LS158二選一數(shù)據(jù)選擇器；LS245總線驅(qū)動(dòng)器；讀寫(xiě)過(guò)程：RAS有效，ADDESEL=0,LS158的A口導(dǎo)通，鎖存到2164行鎖存器CAS有效，ADDESEL=1,LS158的B口導(dǎo)通，鎖存到2164列鎖存器；MEMW實(shí)現(xiàn)讀寫(xiě)；5-132.DRAM存儲(chǔ)條及其接口特性

微機(jī)系統(tǒng)中使用的內(nèi)存都是將多片DRAM芯片塑封在一個(gè)長(zhǎng)條型印刷電路板上的DRAM內(nèi)存條，以便于減小體積、擴(kuò)充容量和更換模塊。內(nèi)存條有以下三種結(jié)構(gòu):

SIMM（SingleIn-LineMemoryModule）DIMM（DualIn-LineMemoryModule）

RIMM（RambusIn--LineMemoryModule）

5-14DRAM存儲(chǔ)條實(shí)物樣例各類內(nèi)存條接口特性及安裝規(guī)則(a)168線256MBSDRAM內(nèi)存條(b)184線256MBDDRSDRAM內(nèi)存條5-154.4主存儲(chǔ)器系統(tǒng)的構(gòu)成原理存儲(chǔ)器結(jié)構(gòu)的確定

——單體？多體？存儲(chǔ)器芯片的選配存儲(chǔ)器接口的設(shè)計(jì)

——關(guān)鍵用存儲(chǔ)器芯片構(gòu)成存儲(chǔ)器系統(tǒng)，三項(xiàng)任務(wù)：5-164.4.1存儲(chǔ)器結(jié)構(gòu)的確定

在微機(jī)系統(tǒng)中，為能支持多種數(shù)據(jù)寬度操作，存儲(chǔ)器一般都按字節(jié)編址，以字節(jié)為單位構(gòu)成。所以：對(duì)8位微機(jī)，用單體結(jié)構(gòu)對(duì)16位微機(jī)，用雙體結(jié)構(gòu)對(duì)32位微機(jī)，用4體結(jié)構(gòu)……5-171.雙體存儲(chǔ)器結(jié)構(gòu)示例（80286存儲(chǔ)器）A0~A23BHE80286D0~D15地址鎖存器A1~A23A0BHE地址總線D0~D7D8~D15數(shù)據(jù)總線偶數(shù)存儲(chǔ)體奇數(shù)存儲(chǔ)體FFFFFEFFFFFC

000002000000000003000001

FFFFFDFFFFFF5-182.8體存儲(chǔ)器結(jié)構(gòu)示例（Pentium存儲(chǔ)器）PentiumA3~A31D0~D63地址鎖存器存儲(chǔ)體0存儲(chǔ)體1存儲(chǔ)體2存儲(chǔ)體7數(shù)據(jù)收/發(fā)驅(qū)動(dòng)器A3~A31D0~D7D16~D23D56~D63D8~D15D0~D63BE7BE2BE1BE05-194.4.2存儲(chǔ)器芯片的選配位擴(kuò)展字?jǐn)U展字位擴(kuò)展

存儲(chǔ)器芯片的選配包括芯片的選擇和組配兩方面。其中，存儲(chǔ)器芯片的組配又包括：5-20通過(guò)位擴(kuò)展，滿足（8位）字長(zhǎng)要求。地址總線A0A91K×1位76543210DDDD7D6D5DDDD4D3D2D1D0DDA0A9CSWE數(shù)據(jù)總線?地址、片選、讀/寫(xiě)控制線并連?數(shù)據(jù)線分連等效的1K×8位芯片

位擴(kuò)展

字?jǐn)U展

字位擴(kuò)展

例如，用1K×1位芯片組成1KB存儲(chǔ)器的位擴(kuò)展設(shè)計(jì)如下：5-21

位擴(kuò)展

字?jǐn)U展

字位擴(kuò)展通過(guò)字?jǐn)U展，滿足字?jǐn)?shù)（地址單元數(shù)）要求。例如，用1K×8位的芯片（或芯片組）構(gòu)成的4KB存儲(chǔ)器的字?jǐn)U展設(shè)計(jì)如下：CSY0Y1Y2Y3譯碼器

WED0～7810A0～9A10A114K×8位芯片D0～7WE

A0～9

CS

1K×8位(3#)D0～7WE

A0～9

CS

1K×8位(2#)D0～7WE

A0～9

CS

1K×8位(1#)D0～7WE

A0～9

CS

1K×8位(0#)字?jǐn)U展方法：

?地址線、數(shù)據(jù)線、讀/寫(xiě)等控制線并連?片選線分連5-22

位擴(kuò)展

字?jǐn)U展

字位擴(kuò)展

當(dāng)存儲(chǔ)芯片的字長(zhǎng)和存儲(chǔ)單元數(shù)均不能滿足存儲(chǔ)器系統(tǒng)的要求時(shí)，就需要進(jìn)行字位全擴(kuò)展。包括兩方面設(shè)計(jì)：

位擴(kuò)展設(shè)計(jì)

字?jǐn)U展設(shè)計(jì)5-23【例】用四片1K×4b的RAM芯片2114，組成2K×8b的存儲(chǔ)。

5-24實(shí)際上就是要解決存儲(chǔ)器同CPU三大總線的正確連接與時(shí)序匹配問(wèn)題。而重點(diǎn)又是在地址分配的基礎(chǔ)上實(shí)現(xiàn)地址譯碼。1.存儲(chǔ)器片選控制方法2.存儲(chǔ)器接口設(shè)計(jì)舉例4.4.3存儲(chǔ)器接口設(shè)計(jì)5-25?線選法?局部

譯碼法?全局

譯碼法低位地址線直接接片內(nèi)地址，將余下的高位地址線分別作為芯片的片選信號(hào)。1.存儲(chǔ)器片選控制方法A0～A10

2KB(0)11A0～A10A11A0～A10

2KB(1)A0～A10

2KB(3)A0～A10

2KB(2)A12A13A14CSCSCSCSA15用于片選的地址線(A14～A11)在每次尋址時(shí)只能有一位有效，不允許同時(shí)有多位有效，因此，存儲(chǔ)空間的利用率低。5-26譯碼器A0～A10

2KB(0)11A0～A10A0～A10

2KB(1)A0～A10

2KB(7)A11～A15中任三根CSCSCS部分高端地址線未參與譯碼，也存在地址重疊和地址不連續(xù)問(wèn)題，一般在線選法不夠用，而又不需要全部地址空間時(shí)使用，以簡(jiǎn)化譯碼電路。對(duì)余下高位地址總線中的一部分進(jìn)行譯碼，譯碼輸出作為各存儲(chǔ)器芯片的片選控制信號(hào)。?線選法?局部

譯碼法?全局

譯碼法1.存儲(chǔ)器片選控制方法5-27

與前兩種譯碼方法相比，存儲(chǔ)空間利用率最高且譯出的地址連續(xù)，不存在地址重疊問(wèn)題，但譯碼電路最復(fù)雜。對(duì)余下高位地址總線全部譯碼，譯碼輸出作為各存儲(chǔ)器芯片的片選控制信號(hào)。?線選法?局部

譯碼法?全局

譯碼法無(wú)論是局部譯碼還是全譯碼，譯碼方案既可采用門電路譯碼、譯碼器芯片譯碼，還可采用PROM芯片譯碼等。1.存儲(chǔ)器片選控制方法譯碼器A0～A12

8KB(0)13A0～A12A0～A12

8KB(1)A0～A12

8KB(3)A13～A15CSCSCSY0Y1Y3Y4～Y75-282.存儲(chǔ)器接口設(shè)計(jì)舉例例4.2試用2732EPROM芯片為某8位微機(jī)系統(tǒng)(地址總線寬度為20位)構(gòu)建一個(gè)32KB的程序存儲(chǔ)器，要求存儲(chǔ)器地址范圍為F8000H至FFFFFH。分析：2732為4K×8位的EPROM芯片。此例不必進(jìn)行位擴(kuò)展，但要進(jìn)行字?jǐn)U展,即用8片2732芯片將存儲(chǔ)器字?jǐn)?shù)擴(kuò)展到32K個(gè)。

∴關(guān)鍵是在地址分配的基礎(chǔ)上確定譯碼方案5-29解：（1）根據(jù)要求列出存儲(chǔ)器地址分配表容量分配芯片地址范圍4KB2732-1F8000～F8FFFH4KB2732-2F9000～F9FFFH4KB2732-3FA000～FAFFFH4KB2732-4FB000～FBFFFH4KB2732-5FC000～FCFFFH4KB2732-6FD000～FDFFFH4KB2732-7FE000～FEFFFH4KB2732-8FF000～FFFFFH5-30外譯碼(選片)譯碼允許譯碼輸入內(nèi)譯碼(選單元)A19A18A17A16A15A14A13A12ROM(1)ROM(2)ROM(3)ROM(4)000～FFFA11A10A9A8A7A6A5A4A3A2A1A0ROM(5)ROM(6)ROM(7)ROM(8)000～FFF000～FFF000～FFF000～FFF000～FFF000～FFF000～FFF(全0到全1)0000010100111001011101111111111111111111111111111111111111111111（2）根據(jù)要求列出存儲(chǔ)器地址分配表5-31(3)確定譯碼電路片選譯碼電路1A12A13A14A15A16A17A18A191KΩ+5VCBG2AG1AY0Y1Y2Y3Y4Y5Y6Y7F8000～F8FFFHF9000～F9FFFHFA000～FAFFFHFB000～FBFFFHFC000～FCFFFHFD000～FDFFFHFE000～FEFFFHFF000～FFFFFH74LS138&G2BIO/M5-32(4)存儲(chǔ)器電路1A12A13A14A16A15WAITIO/MA17A18A191kΩY0Y1Y2Y3Y4Y5Y6Y7ABCG2AG2BG174LS138+5VA0～A11273232K×8bitD0～D7CSCSOECSRDCSCSCSCSCS&5-33

解：該例SRAM芯片字長(zhǎng)不足8位,需用2個(gè)芯片為一組進(jìn)行位擴(kuò)展后，再進(jìn)行字?jǐn)U展。芯片組位分配地址范圍A19A18A17

A16A15A14A13

A12A11

～A00#、2#100100

0

0000～1FFFH90000～91FFFH1#、3#

10010010000～1FFFH92000～93FFFH

例試用8K×4位的SRAM芯片為某8088微機(jī)系統(tǒng)構(gòu)成一個(gè)16KB的RAM存儲(chǔ)器，RAM的起始地址為90000H。(1)列出各芯片組的地址范圍和存儲(chǔ)器地址位分配5-34(2)用門電路譯碼來(lái)產(chǎn)生2個(gè)芯片組的片選信號(hào)。字位擴(kuò)展設(shè)計(jì)如下：

用8K×4位芯片構(gòu)成的16KB存儲(chǔ)器

A0～A12CS

D0～D3

WE8K×4位(1#)

A0～A12CS

D0～D3

WE8K×4位(2#)

A0～A12

CS

D0～D3

WE8K×4位(0#)&WRD4～D7413A0～A12A19A18A17A16A15A14

A0～A12CS

D0～D3

WE

8K×4位(3#)D0～D34≥1≥1A13IO/M芯片組位分配地址范圍A19A18A17

A16A15A14A13

A12A11

～A00#、2#100100

0

0000～1FFFH90000～91FFFH1#、3#

10010010000～1FFFH92000～93FFFH5-35例試用16K×8位的SRAM芯片為某8086微機(jī)系統(tǒng)設(shè)計(jì)一個(gè)256KB的RAM存儲(chǔ)器系統(tǒng)，RAM的起始地址為00000H。解：此例要采用雙體結(jié)構(gòu)。實(shí)現(xiàn)字位擴(kuò)展。兩個(gè)存儲(chǔ)體中各存儲(chǔ)芯片的地址位分配如下表所示。偶數(shù)存儲(chǔ)體

奇數(shù)存儲(chǔ)體芯片A19～A15A14～A1A0芯片A19～A15A14～A1A00000000000～3FFFH00000000000～3FFFH11000010000～3FFFH01000010000～3FFFH12000100000～3FFFH02000100000～3FFF3FFFH03000110000～3FFF3FFFH04001000000～3FFF3FFFH05001010000～3FFFH16001100000～3FFFH06001100000～3FFF3FFFH07001110000～3FFFH15-36奇數(shù)存儲(chǔ)體CSD0～D7D8～D15A1～A14A18A19A15A16A17M/IOBHE

BLE（A0）A0～A13A0～A1316K×816K×8偶數(shù)存儲(chǔ)體128K×8128K×8RD8814D0～D7D0～D7CSCSCSCSCSCSCSWEOEWEOECSWRG2AG2BG2AG2BY0Y7Y0Y7≥1ABCG1ABCG1用16K×8位的SRAM芯片實(shí)現(xiàn)的8086存儲(chǔ)器74LS1385-37譯碼方案選擇：※獨(dú)立的地址譯碼※統(tǒng)一的地址譯碼各存儲(chǔ)體使用相同的讀/寫(xiě)控制信號(hào)，而用字節(jié)選擇信號(hào)（A0和BHE）作譯碼器的使能控制信號(hào)。用字節(jié)選擇信號(hào)（A0和BHE）與CPU的讀/寫(xiě)信號(hào)組合產(chǎn)生各存儲(chǔ)體的讀/寫(xiě)信號(hào)。5-38列：下圖為8086存儲(chǔ)器部分電路接線圖。問(wèn)⑴M1的尋址范圍；⑵M2的尋址范圍。PP=M/IO.A17.A18.A19=A0·M/IO·A17·A18·A19==A0·M/IO·A17·A18·A19CSM0=A0.PCSM1=BHE

·M/IO·A17·A18·A19

A19

A18

A17

A0BHEM/IO=110

011CSM0=0，M0選中M1無(wú)效;A19

A18

A17

A0BHEM/IO=110101CSM1=0，M1選中M0無(wú)效;A19

A18

A17

A0BHEM/IO=110

001CSM0=CSM1=0，M0,M1同時(shí)選中;A19

A18

A17A16

A15

A14~A1A0=110A16~A0=C000H~DFFFH偶數(shù)地址M0地址范圍

奇數(shù)地址M1地址范圍

5-394.5高速緩存器（Cache)基本原理Cache是為了把由DRAM組成的大容量?jī)?nèi)存儲(chǔ)器都看作是高速存儲(chǔ)器而設(shè)置的小容量局部存儲(chǔ)器,一般由高速SRAM構(gòu)成。

Cache的有效性是利用了程序?qū)Υ鎯?chǔ)器的訪問(wèn)在時(shí)間上和空間上所具有的局部區(qū)域性。5-404.5.1Cache的基本結(jié)構(gòu)和工作原理

內(nèi)存置換控制器地址映象機(jī)構(gòu)Cache存儲(chǔ)器CPU數(shù)據(jù)總線地址總線內(nèi)存段號(hào)（頁(yè)號(hào)）頁(yè)內(nèi)地址Cache頁(yè)號(hào)命中?YNCACHE與CPU相同半導(dǎo)體材料；CPU讀取CACHE數(shù)據(jù)速度是內(nèi)存5倍以上；L1時(shí)鐘周期相同于CPU;軟件設(shè)計(jì)需要考慮命中率指標(biāo)。5-414.5.2Cache與內(nèi)存的映像關(guān)系

高速緩存中各頁(yè)所存的位置與主存中相應(yīng)頁(yè)的映像關(guān)系，決定于對(duì)高速緩存的管理策略。從原理上，可以把映像關(guān)系分為三種方式：

全關(guān)聯(lián)方式

直接映射方式

分組關(guān)聯(lián)方式5-421.全關(guān)聯(lián)方式標(biāo)記內(nèi)容：調(diào)入頁(yè)的N位頁(yè)號(hào)尋址方法：將內(nèi)存地址的頁(yè)號(hào)與全部標(biāo)記地址(頁(yè)號(hào))進(jìn)行比較。內(nèi)存地址位長(zhǎng)NA=N+M位；CACHE容量為2C+M字節(jié)，共2C-1頁(yè)；內(nèi)存和CACHE頁(yè)面容量均為2M字節(jié)；內(nèi)存均分為2N個(gè)頁(yè)面。頁(yè)內(nèi)地址頁(yè)內(nèi)地址CACHE頁(yè)號(hào)內(nèi)存頁(yè)號(hào)CACHE地址：內(nèi)存地址：C位N位M位5-43內(nèi)存地址N=T+C位；內(nèi)存按照CACHE大小劃分2T-1段；每段有為2C-1頁(yè)；CACHE容量為2C-1頁(yè)；附加標(biāo)記位為T位；尋址方法：對(duì)于內(nèi)存一個(gè)頁(yè)號(hào)，只需比較段號(hào)與標(biāo)記內(nèi)容（T位段號(hào)）是否相等，無(wú)需比較頁(yè)號(hào),大大減少了地址比較次數(shù)。

2.直接映射方式

3.分組關(guān)聯(lián)方式前兩種方式的折中：Cache和內(nèi)存都分為對(duì)應(yīng)的若干組；然后,組內(nèi)直接映射，組間全關(guān)聯(lián)映射。5-444.5.3高速緩存器的讀/寫(xiě)操作

1.Cache的讀過(guò)程

CPU將主存地址送往主存、啟動(dòng)主存讀的同時(shí)，也將主存地址送往Cache，并將主存地址高位部分同存放在地址映象機(jī)構(gòu)內(nèi)部的地址標(biāo)記相比較：

●若CPU要訪問(wèn)的地址單元在Cache中(命中)，CPU只讀Cache，不訪問(wèn)主存；●若不在(未命中)，這時(shí)就需要從主存中訪問(wèn),同時(shí)把與本次訪問(wèn)相鄰近的一頁(yè)內(nèi)容復(fù)制到Cache中，并在地址映象機(jī)構(gòu)中進(jìn)行標(biāo)記。

5-452.Cache的寫(xiě)過(guò)程

Cache的寫(xiě)操作與讀操作有很大的不同，這是因?yàn)樵诰哂蠧ache的系統(tǒng)中，同一個(gè)數(shù)據(jù)有兩個(gè)拷貝，一個(gè)在主存，一個(gè)在Cache中。因此，當(dāng)對(duì)Cache的寫(xiě)操作命中時(shí)，就會(huì)出現(xiàn)如何使Cache與主存內(nèi)容保持一致的問(wèn)題。針對(duì)這一情況，通常有如下幾種解決方法:通寫(xiě)(Write-Through)法回寫(xiě)(Write-Back)法只寫(xiě)主存5-46(1)通寫(xiě)(Write-Through)法

通寫(xiě)法回寫(xiě)法

只寫(xiě)主存

每次寫(xiě)入Cache時(shí)，同時(shí)也寫(xiě)入主存，使主存與Cache相關(guān)頁(yè)內(nèi)容始終保持一致。Cache的寫(xiě)過(guò)程優(yōu)點(diǎn)：簡(jiǎn)單，能保持主存與Cache副本的一致性，Cache中任意頁(yè)的內(nèi)容都可被隨時(shí)置換，決不會(huì)造成數(shù)據(jù)丟失的錯(cuò)誤；缺點(diǎn)：每次Cache寫(xiě)插入慢速的訪主存操作，影響工作速度。5-47(2)回寫(xiě)法每次只是暫時(shí)將數(shù)據(jù)寫(xiě)入Cache，并用標(biāo)志將該頁(yè)加以注明。當(dāng)Cache中任一頁(yè)數(shù)據(jù)被置換時(shí)，只要在它存在期間發(fā)生過(guò)對(duì)它的寫(xiě)操作,那么在該頁(yè)被覆蓋之前必須將其內(nèi)容寫(xiě)回到對(duì)應(yīng)主存位置中去；如果該頁(yè)內(nèi)容沒(méi)有被改寫(xiě),則其內(nèi)容可以直接淘汰，不需回寫(xiě)。這種方法的速度比通寫(xiě)法快,但結(jié)構(gòu)要復(fù)雜的多,而且主存中的頁(yè)未經(jīng)隨時(shí)修改，可能失效。

通寫(xiě)法回寫(xiě)法

只寫(xiě)主存

Cache的寫(xiě)過(guò)程5-48(3)只寫(xiě)主存這種方法是只將數(shù)據(jù)寫(xiě)入主存，同時(shí)將相應(yīng)的Cache頁(yè)有效位置“0”，表明此Cache頁(yè)已失效，需要時(shí)再?gòu)闹鞔嬲{(diào)入。

通寫(xiě)法回寫(xiě)法

只寫(xiě)主存Cache的寫(xiě)過(guò)程5-494.6虛擬存儲(chǔ)器基本原理4.6.1基本思想

1.背景

解決用較小容量的內(nèi)存運(yùn)行大容量軟件的問(wèn)題；有限地址空間解決“無(wú)限”地址空間尋址；內(nèi)外存統(tǒng)一編址；

2.虛擬存儲(chǔ)器基礎(chǔ)存儲(chǔ)器體系（寄存器，高速緩存，內(nèi)存，外存）中的一個(gè)環(huán)節(jié)，即定位于內(nèi)存與外存（硬盤，光盤等）之間；操作系統(tǒng)軟件自動(dòng)管理內(nèi)外存的調(diào)度及統(tǒng)一編址；存儲(chǔ)器管理部件MMU自動(dòng)實(shí)現(xiàn)虛擬地址到實(shí)地址的轉(zhuǎn)換；

5-50地址空間及地址概念①虛擬地址空間。又稱為虛存地址空間，是應(yīng)用程序員用來(lái)編寫(xiě)程序的地址空間，與此相對(duì)應(yīng)的地址稱為虛擬地址或邏輯地址。②主存（內(nèi)存）地址空間又稱為實(shí)存地址空間，是存儲(chǔ)、運(yùn)行程序的空間，其相應(yīng)的地址稱為主存物理地址或?qū)嵉刂?。③輔存（外存）地址空間也就是磁盤存儲(chǔ)器的地址空間，是用來(lái)存放程序的空間，相應(yīng)的地址稱為輔存地址或磁盤地址。

5-51主存—cache主存—輔存滿足容量的要求容量大、讀寫(xiě)速度慢、傳送信息塊的長(zhǎng)度長(zhǎng)滿足程序?qū)λ俣鹊囊?/p>

容量小、讀寫(xiě)速度快、傳送信息塊的長(zhǎng)度短CPU直接訪問(wèn)cache和主存CPU不可以直接訪問(wèn)輔存

存取信息過(guò)程、地址變換、替換策略采用硬件來(lái)實(shí)現(xiàn)OS存儲(chǔ)管理軟件+硬件主存—cache體系和主存—輔存體系差別5-52利用MMU將來(lái)自CPU的m位地址變換為n位地址（n>m)；M位地址稱為邏輯地址；n位稱為物理地址；3.MMU原理5-53應(yīng)用：16位段描述符（實(shí)際是13)變換為32位段基址；由操作系統(tǒng)根據(jù)程序需要?jiǎng)討B(tài)變化。5-54CPU給出邏輯地址（虛擬地址）①進(jìn)行內(nèi)部地址轉(zhuǎn)換，②內(nèi)部地址轉(zhuǎn)換成功（邏輯到主存）；③失敗，外部地址轉(zhuǎn)換，得到輔存地址。④檢查主存中是否有空閑區(qū)，如果沒(méi)有，根據(jù)替換算法，把主存中暫時(shí)不用的某塊數(shù)據(jù)調(diào)