集成運(yùn)放參數(shù)測(cè)試儀[2005年電子大賽一等獎(jiǎng)

1、集成運(yùn)放參數(shù)測(cè)試儀2005電子競(jìng)賽一等獎(jiǎng)?wù)合到y(tǒng)設(shè)計(jì)體系結(jié)構(gòu)采用系統(tǒng)參數(shù)化照片、FPGA和SPCE061A進(jìn)行SPCE061A單片機(jī)流程控制和任務(wù)調(diào)度核心；FPGA以外圍擴(kuò)展、內(nèi)部自構(gòu)建系統(tǒng)總線、地址解碼完全解碼的方式運(yùn)行。FPGA內(nèi)部?jī)?nèi)置了DDS控制器，可通過(guò)系統(tǒng)總線向指定的存儲(chǔ)設(shè)備發(fā)送簽名。然后，DDS控制器會(huì)自動(dòng)在設(shè)定的頻率下循環(huán)掃描，以產(chǎn)生高精度、高設(shè)計(jì)性的5Hz基準(zhǔn)測(cè)量信號(hào)。掃描信號(hào)將成為30MHz FPGA系統(tǒng)時(shí)鐘的分頻和外部鎖相環(huán)(FPGA沒(méi)有FLEX10K10內(nèi)部鎖相環(huán))的倍頻，以生成高頻率穩(wěn)定性、振幅穩(wěn)定性的掃描信號(hào)。放大器參數(shù)測(cè)量參照GB3442-82標(biāo)準(zhǔn)，低頻信號(hào)振幅測(cè)

2、量是采取AD高速采樣后進(jìn)行數(shù)字處理的方法；高頻信號(hào)的振幅直接用集成有效值轉(zhuǎn)換芯片測(cè)量。A/D轉(zhuǎn)換使用SPCE061A中包含的10位AD。SPCE061A主要實(shí)現(xiàn)用戶界面(鍵盤掃描、液晶屏、數(shù)據(jù)打印和其他服務(wù)流程調(diào)度)、AD轉(zhuǎn)換和測(cè)量參數(shù)(Vio Iio Kcmr Avd BWG Tr)計(jì)算，以及與主機(jī)計(jì)算機(jī)的通信。Pc主要在下位發(fā)送測(cè)量指令，交換下位和測(cè)量數(shù)據(jù)，存儲(chǔ)、播放數(shù)據(jù)和提供統(tǒng)計(jì)數(shù)據(jù)。關(guān)鍵字：參數(shù)測(cè)量運(yùn)算放大器DDSFPGASPCE061A數(shù)字信號(hào)處理一、程序比較設(shè)計(jì)和演示(a)測(cè)量電路模塊1、測(cè)試信號(hào)源部分方案1:使用現(xiàn)有的模擬離散元件或單芯片電壓控制函數(shù)發(fā)生器MAX038，可以產(chǎn)生三

3、角波、方波、正弦波，并可以調(diào)整周圍元件以更改輸出頻率、振幅，但是使用模擬設(shè)備，組件過(guò)于分散，這意味著使用單芯片函數(shù)發(fā)生器時(shí)，參數(shù)也與外部元件相關(guān)，外部電阻電容對(duì)參數(shù)有很大影響，從而產(chǎn)生低頻率穩(wěn)定性、低準(zhǔn)確度、低抗干擾能力差異、高成本。方案2:使用鎖相頻率合成程序。鎖相頻率合成是一種計(jì)算高穩(wěn)定性和精度標(biāo)準(zhǔn)頻率，產(chǎn)生相同穩(wěn)定性和精度的眾多離散頻率的技術(shù)，在一定程度上滿足了頻率穩(wěn)定、準(zhǔn)確、大范圍內(nèi)需要變化的矛盾。但是波形的振幅穩(wěn)定性不好，在低頻中不理想。案例3:使用DDS技術(shù)。DDS基于Nyquist時(shí)域采樣定理在時(shí)域內(nèi)進(jìn)行頻率合成，相位和振幅可進(jìn)行程序控制，使用FPGA非常簡(jiǎn)單。此處只需要5Hz的

4、單穩(wěn)定頻率，該頻率必須非常穩(wěn)定。戴爾使用三種方案實(shí)施了高準(zhǔn)確度的5Hz測(cè)試信號(hào)源。2、主測(cè)試電路方案1:將測(cè)試放大器參數(shù)的實(shí)現(xiàn)分為4個(gè)電路檢測(cè)。這個(gè)方案各參數(shù)的測(cè)量比較好，有助于各參數(shù)的調(diào)試。但是，該方案在電路中繼電器太多，很可能引起電磁干擾，不利于提高系統(tǒng)的整體性能，無(wú)法實(shí)現(xiàn)電路的智能測(cè)試。方案2:使用初級(jí)op放大器。仔細(xì)分析該電路，可以發(fā)現(xiàn)非常巧妙的調(diào)試也很方便，睡覺(jué)，不會(huì)發(fā)生飽和狀態(tài)。對(duì)于高精度運(yùn)算放大器，缺點(diǎn)是這個(gè)方案不可能。程序3:使用考試問(wèn)題中給出的電路。這是測(cè)試精度很高的二次回路。但是在調(diào)試過(guò)程中，我們發(fā)現(xiàn)它容易發(fā)生，為了保持整個(gè)電路的穩(wěn)定，我們采取了一系列穩(wěn)定的措施，例如用雕刻

5、機(jī)雕刻線，實(shí)現(xiàn)寬接地，在輔助運(yùn)輸處添加補(bǔ)償補(bǔ)償網(wǎng)等。綜上所述，為了自動(dòng)測(cè)量，采用了保證測(cè)試精度更高的方案3。3、信號(hào)放大電路方案1:使用一般運(yùn)算放大器放大器放大電路。運(yùn)算放大器放大電路成熟穩(wěn)定，選擇其他運(yùn)算放大器，可以很好地放大各種信號(hào)。但是其放大是固定的，沒(méi)有動(dòng)態(tài)調(diào)整，很難處理廣泛的變化信號(hào)。方案2:使用程序控制增益放大器。程序控制增益放大器利用單片機(jī)的方便增益設(shè)置，對(duì)處理大動(dòng)態(tài)范圍信號(hào)非常有利。由于測(cè)量信號(hào)的動(dòng)態(tài)范圍大，為了進(jìn)行有效的采樣處理，放大器增益必須能夠動(dòng)態(tài)調(diào)整，因此我們使用程序2、可編程增益放大器AD625和數(shù)字電位器AD737來(lái)配置用于測(cè)量信號(hào)有效放大的程序控制增益放大器。4，

6、過(guò)濾電路場(chǎng)景1:使用二次Chebyshev低通濾波器或二次better worth低通濾波器。Chebyshev濾鏡的振幅響應(yīng)在通過(guò)頻帶內(nèi)的兩個(gè)值之間波動(dòng)，通過(guò)頻帶內(nèi)波動(dòng)的次數(shù)取決于濾鏡的順序。在接近截止頻率的范圍內(nèi)，比巴特沃斯更接近矩形的頻率響應(yīng)更理想。但是，這是允許頻帶內(nèi)波動(dòng)的。巴特沃斯低通濾波器幅頻響應(yīng)單調(diào)下降，n階低通濾波器的前(2N-1)階導(dǎo)數(shù)在頻率0處始終為零，因此也稱為最大平面振幅濾波器。案例2:使用數(shù)位篩選。數(shù)字濾波具有很大的靈活性，可以有效地過(guò)濾信號(hào)，而不會(huì)增加硬件成本，并允許模擬設(shè)備難以實(shí)現(xiàn)的高階濾波。但是，高效過(guò)濾需要AD采樣的高采樣率和時(shí)間，以及單芯片微計(jì)算機(jī)的高數(shù)據(jù)計(jì)

7、算速度。場(chǎng)景3:使用模擬過(guò)濾器和數(shù)字過(guò)濾器。模擬過(guò)濾器對(duì)信號(hào)進(jìn)行簡(jiǎn)單過(guò)濾，然后進(jìn)行AD采樣、數(shù)字過(guò)濾。這樣可以更有效地過(guò)濾信號(hào)、更純粹有效的信號(hào)、更易于后期數(shù)據(jù)處理、降低對(duì)ADC和微控制器的要求，從而使SPCE061A更易于使用在此問(wèn)題中，測(cè)量輸出有效信號(hào)也為5Hz，但是包含了大量高頻和嚴(yán)重的50Hz工頻干擾，為了保持通過(guò)頻帶內(nèi)有效信號(hào)的平坦性和純粹性，3號(hào)模擬二次巴特沃斯低通濾波器，數(shù)字濾波使用有限沖擊響應(yīng)方法設(shè)定低通濾波器和50Hz陷波濾波器。(b)信號(hào)收集模塊方案AD736rms真有效值轉(zhuǎn)換芯片，使用0-10 khz的ad 736響應(yīng)頻率將測(cè)試的信號(hào)添加到輸入端即可獲得有效值，無(wú)需軟件處

8、理測(cè)試非常方便。但是在調(diào)試中，當(dāng)前AD736在響應(yīng)低頻時(shí)不太穩(wěn)定，可能會(huì)給整個(gè)系統(tǒng)帶來(lái)不穩(wěn)定。所以我們沒(méi)有選擇這個(gè)程序。方案2:使用A/D轉(zhuǎn)換數(shù)字化模擬信號(hào)，然后處理數(shù)據(jù)。Lingyang 16位微控制器內(nèi)置8路10位A/D，使用起來(lái)非常方便。使用了方案2，因?yàn)椴恍枰苓呺娐?，轉(zhuǎn)換精度也更高。(c)用戶界面模塊1、顯示方案：方案1: LED或基于字符的液晶屏。LED由移位寄存器74164或?qū)Ｓ眯酒琈AX7219驅(qū)動(dòng)，基于字符的液晶屏可以通過(guò)同步串行端口74LS164驅(qū)動(dòng)。其優(yōu)點(diǎn)是僅使用控制更簡(jiǎn)單、串行顯示更少的I/O端口。但是，也有一個(gè)很大的缺點(diǎn)，就是只能顯示某些簡(jiǎn)單的ASCII代碼字符。顯示

9、的信息量非常有限，不適合此系統(tǒng)的復(fù)雜功能。案例2:使用點(diǎn)陣型液晶顯示器。積分液晶屏使用大量I/O端口資源，并顯示控制復(fù)雜但功能強(qiáng)大的功能和大量信息，以確保良好的用戶模式。系統(tǒng)還通過(guò)使用FPGA設(shè)計(jì)的總線方式擴(kuò)展了I/O資源，而不考慮I/O資源的限制。戴爾選擇了方案2，可以實(shí)現(xiàn)和擴(kuò)展非常強(qiáng)大的顯示功能，而無(wú)需復(fù)雜的電路。2、鍵盤輸入方案：場(chǎng)景1:將7289芯片和鍵盤組合在一起，只需要鍵盤的全部控制線。程序可以方便地與LED顯示界面一起編寫。場(chǎng)景74LS138解碼輸出8路掃描信號(hào)，沒(méi)有專用芯片；3路掃描是信號(hào)線連接I/O端口輸入(設(shè)計(jì)為3*8鍵盤)。這種設(shè)計(jì)方式的電路設(shè)計(jì)非常簡(jiǎn)單，但在軟件編寫過(guò)程

10、中考慮軟件抖動(dòng)等因素，會(huì)使CPU資源更加復(fù)雜。場(chǎng)景3:在FPGA內(nèi)部構(gòu)建鍵盤掃描控制器，以處理密鑰信息和進(jìn)行鍵盤抖動(dòng)等初步處理，通過(guò)中斷將密鑰值發(fā)送到單片機(jī)。擴(kuò)展鍵盤非常簡(jiǎn)單，因?yàn)橄到y(tǒng)總線構(gòu)建在FPGA內(nèi)部。使用此方法的外部硬件電路也非常簡(jiǎn)單。三個(gè)優(yōu)點(diǎn)和缺點(diǎn)的比較選擇了方案3，以充分利用CPLD的功能硬件和軟件設(shè)計(jì)。二、整個(gè)機(jī)器工作原理和功能的實(shí)現(xiàn)圖2-1-1系統(tǒng)整體結(jié)構(gòu)圖系統(tǒng)電路原理圖如圖5-3-1所示。繼電器的切換允許轉(zhuǎn)換四個(gè)基本參數(shù)和大量路徑。測(cè)量開(kāi)環(huán)倍率和共同模式抑制比的基準(zhǔn)信號(hào)使用DDS合成技術(shù)生成(DDS合成控制器通過(guò)硬件編程在FPGA內(nèi)部生成)。信號(hào)的振幅是在精密整流后通過(guò)響應(yīng)信

11、號(hào)高速采樣后通過(guò)數(shù)字信號(hào)處理方式獲得的。采樣信號(hào)的振幅測(cè)量通過(guò)程序控制放大器控制采樣信號(hào)的振幅，在1-3.3V之間進(jìn)行控制，在測(cè)量小信號(hào)時(shí)增加有效位數(shù)，克服大信號(hào)范圍不足測(cè)量的局限性。-3dB帶寬測(cè)量，通過(guò)FPGA和外部PLL生成30MHz信號(hào)的分頻和倍頻，高精度掃描信號(hào)，然后通過(guò)直接電容測(cè)試的放大器的同相輸入(放大器通過(guò)繼電器切換到單位增益配置)，放大器的輸出信號(hào)通過(guò)間隔電容器添加到有效值轉(zhuǎn)換芯片的輸入端。掃描信號(hào)從40kHz開(kāi)始逐漸增加，通過(guò)AD檢測(cè)有效值轉(zhuǎn)換芯片的輸出電壓，并記錄在輸出電壓下降0.707倍時(shí)此頻率值為-3dB帶寬阻塞頻率。上升時(shí)間測(cè)量，單片機(jī)在特定地址記錄隨機(jī)值，啟動(dòng)上升

12、時(shí)間測(cè)量功能。然后，F(xiàn)PGA將階躍信號(hào)輸出到正在測(cè)試的放大器(正在測(cè)量的放大器也連接到單元增益配置)，運(yùn)行高速計(jì)數(shù)，放大器的輸出信號(hào)發(fā)送到比較級(jí)別設(shè)置為0.9Vdd的高速比較器，當(dāng)放大器輸出部的信號(hào)增加到0.9Vdd時(shí)，比較器輸出級(jí)別高，F(xiàn)PGA內(nèi)部計(jì)數(shù)器停止計(jì)數(shù)。圖2-1-2可以根據(jù)此計(jì)數(shù)值和計(jì)數(shù)時(shí)鐘的頻率獲得上升時(shí)間。圖2-2-1沒(méi)有操作系統(tǒng)和有操作系統(tǒng)的區(qū)別設(shè)計(jì)為許多硬件、軟件和混合設(shè)計(jì)。使用操作系統(tǒng)的體系結(jié)構(gòu)進(jìn)行配置將對(duì)團(tuán)隊(duì)成員之間的協(xié)作開(kāi)發(fā)有很大幫助。有些側(cè)重于服務(wù)過(guò)程、用戶界面和數(shù)據(jù)處理，有些側(cè)重于FPGA系統(tǒng)總線和外圍設(shè)備以及基礎(chǔ)驅(qū)動(dòng)程序設(shè)計(jì)。Mini作業(yè)系統(tǒng)是具有可裁剪多工作業(yè)

13、的預(yù)占核心的作業(yè)系統(tǒng)。工作調(diào)用和中斷時(shí)間是已知的，因此使用迷你OS操作系統(tǒng)可以極大地改善軟件設(shè)計(jì)環(huán)境，提高軟件設(shè)計(jì)規(guī)格。該系統(tǒng)的基本模塊完全用匯編語(yǔ)言編寫，然后采用操作系統(tǒng)預(yù)留方式，大大提高了系統(tǒng)的實(shí)時(shí)性和執(zhí)行效率。圖2-2-2圖2-2-2 mini-OS每個(gè)流程圖(c)其他系統(tǒng)擴(kuò)展1、語(yǔ)音廣播節(jié)目為了豐富人機(jī)界面，我們添加了利用凌陽(yáng)SPCE061單片機(jī)語(yǔ)音處理功能的語(yǔ)音廣播節(jié)目。只要調(diào)用庫(kù)函數(shù)，就可以執(zhí)行音頻編程或直接錄制語(yǔ)音資源，實(shí)現(xiàn)語(yǔ)音播放和語(yǔ)音報(bào)警功能。2、打印功能為了打印測(cè)量數(shù)據(jù)，我們采用了TL58打印機(jī)，該打印機(jī)體積小、重量輕，并且可以使用并行端口進(jìn)行打印和控制。具有國(guó)家1，2級(jí)字

14、體，可以滿足一般打印需要。3、串行通信功能為了適應(yīng)網(wǎng)絡(luò)趨勢(shì)，設(shè)計(jì)了與主機(jī)通信的這種串行數(shù)據(jù)接口，以便進(jìn)行大量數(shù)據(jù)統(tǒng)計(jì)和分析。通過(guò)此串行接口，可以將部署部署的度量參數(shù)上載到主機(jī)計(jì)算機(jī)，并執(zhí)行統(tǒng)計(jì)分析，以提供部署部署的性能參數(shù)的有效估計(jì)。這比實(shí)際科學(xué)研究、生產(chǎn)時(shí)只測(cè)量一兩個(gè)放大器的參數(shù)具有更大的意義。也可以通過(guò)主機(jī)計(jì)算機(jī)控制子系統(tǒng)來(lái)測(cè)量其參數(shù)，并使用虛擬儀器功能來(lái)顯示子計(jì)算機(jī)不能在顯示中顯示的參數(shù)(例如波特圖、正弦信號(hào)的對(duì)應(yīng)頻譜)。三、設(shè)計(jì)每個(gè)子模塊(a)輸入電壓4至40mv，輸入電流0至4ma范圍轉(zhuǎn)換：范圍轉(zhuǎn)換通過(guò)繼電器和程序控制放大器的組合實(shí)現(xiàn)。繼電器開(kāi)關(guān)大容量路徑；程序控制放大器切換小范圍，

15、最終控制信號(hào)的振幅在1-3.3V之間，從而增加小信號(hào)測(cè)量中的有效位數(shù)，克服大信號(hào)范圍不足測(cè)量的局限性。確保測(cè)量的準(zhǔn)確度、范圍、實(shí)現(xiàn)等精度測(cè)量。圖3-3-1 DDS周圍的電路(d)單元增益帶寬測(cè)試：此功能需要40KHZ - 4MHZ掃描信號(hào)，通過(guò)FPGA和外部PLL生成30MHz系統(tǒng)時(shí)鐘的程序控制分頻和倍頻，從而實(shí)現(xiàn)結(jié)果頻率的數(shù)字控制且非常穩(wěn)定。要測(cè)試放大器的截止頻率，必須檢測(cè)單元增益配置的放大器對(duì)掃描信號(hào)的反應(yīng)。這樣高頻率的信號(hào)不能用A/D采樣方式處理。相反，通過(guò)使用RMS的實(shí)際有效值轉(zhuǎn)換芯片進(jìn)行實(shí)驗(yàn)，我們最終選擇了AD637芯片。校準(zhǔn)響應(yīng)頻率為6MHZ。我們檢查了它，這個(gè)芯片完全符合我們的要

16、求。圖3-1-1程序控制放大器原理圖(自動(dòng)范圍轉(zhuǎn)換)(b)靜態(tài)和動(dòng)態(tài)參數(shù)測(cè)量：靜態(tài)參數(shù)具有與動(dòng)態(tài)參數(shù)的測(cè)量完全不同的特性，靜態(tài)參數(shù)測(cè)量電路需要考慮靜態(tài)錯(cuò)誤、系統(tǒng)穩(wěn)定性等。動(dòng)態(tài)參數(shù)測(cè)量電路需要考慮電磁干擾和高頻信號(hào)的衰減補(bǔ)償?shù)?。這兩種電路具有完全不同的設(shè)計(jì)方法和技術(shù)指標(biāo)要求。我們?cè)谠O(shè)計(jì)中使用兩個(gè)電路單獨(dú)設(shè)計(jì)的方法，最后通過(guò)一個(gè)繼電器切換兩個(gè)電路。(c)實(shí)施5Hz 4V有效正弦波：5HZ 4V信號(hào)在電路中多次使用，對(duì)信號(hào)的穩(wěn)定性要求高，信號(hào)的好壞直接關(guān)系到測(cè)量精度。我們使用先進(jìn)的DDS直接數(shù)字頻率合成技術(shù)，產(chǎn)生高振幅穩(wěn)定性和頻率穩(wěn)定性的信號(hào)。周圍的電路如圖3-3-1所示。圖3-4-1 PLL外設(shè)和接口電路圖3-4-2 BWG測(cè)量電路(e)自動(dòng)測(cè)量功能的實(shí)現(xiàn)：我們用兩組繼電器控制電路狀態(tài)，自動(dòng)測(cè)量參數(shù)。主測(cè)量電路部分的第一組使用6個(gè)繼電器進(jìn)行4個(gè)基本參數(shù)測(cè)量。由于測(cè)量BWG和Tr需要完全不同的回路，因此添加兩個(gè)繼電器可以輕松實(shí)現(xiàn)兩個(gè)回路的切換。圖3-5-1:(VI)顯示模塊：11peng的OCM4X8C液晶屏顯示模塊(12864點(diǎn)陣、漢字和圖形顯示)、嵌入式國(guó)家標(biāo)準(zhǔn)GB2312代碼簡(jiǎn)體中文字體(16X16點(diǎn))、128字符(8X16點(diǎn))、64X256點(diǎn)顯示RAM(GDRAM)。提供兩個(gè)直接與CPU接口以連接微處理器的接口(8位并行和串行)。有光標(biāo)顯示