實(shí)驗(yàn)四：組合邏輯電路實(shí)驗(yàn)_第1頁
實(shí)驗(yàn)四：組合邏輯電路實(shí)驗(yàn)_第2頁
實(shí)驗(yàn)四：組合邏輯電路實(shí)驗(yàn)_第3頁
實(shí)驗(yàn)四：組合邏輯電路實(shí)驗(yàn)_第4頁
實(shí)驗(yàn)四：組合邏輯電路實(shí)驗(yàn)_第5頁
已閱讀5頁，還剩3頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

實(shí)驗(yàn)四 組合邏輯電路實(shí)驗(yàn),實(shí)驗(yàn)?zāi)康模?1. 了解數(shù)字集成電路外形結(jié)構(gòu)及外部引腳的排列規(guī)律。 2. 掌握邏輯門電路主要特性和使用方法 3. 掌握組合邏輯電路的設(shè)計方法 4. 熟悉用門電路和74LS138進(jìn)行綜合性設(shè)計的方法,74LS00(4個2輸入與非門),74LS86(4個2輸入異或門),74HC138(74LS138)集成譯碼器,74LS138引腳圖,與非門邏輯功能驗(yàn)證,1驗(yàn)證TTL與非門邏輯功能 (1)任意選擇其中一個與非門進(jìn)行實(shí)驗(yàn)。將與非門的兩個輸入端分別接到兩個電平開關(guān)上，輸出端接到一個電平指示燈發(fā)光二極管上（電平指示燈接高電平時點(diǎn)亮），接通電源，操作電平開關(guān)，完成真值表表2.4。 (2) 將結(jié)果填入中，并判斷功能是否正確，寫出邏輯表達(dá)式。,0 0 0 1 0 1 1 1,0 1 1 0 1 0 0 1,0 1 0 1 0 1 0 1,0 0 1 1 0 0 1 1,0 0 0 0 1 1 1 1,全加器邏輯狀態(tài)表,2.用與非門和異或門實(shí)現(xiàn)全加器,3.用138和與非門實(shí)現(xiàn)全加器,思考題 （1）138譯碼器在正常工作狀態(tài)下，輸入ABC=011時對應(yīng)哪一個譯碼輸出端？由此說明A、B、C中哪一個為高位輸入端？ （2）若用138譯碼器實(shí)現(xiàn)數(shù)據(jù)分配器，應(yīng)選擇138的哪個引腳作為數(shù)據(jù)分配

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論