版圖設(shè)計基礎(chǔ)new

1、第四章是版面設(shè)計的基礎(chǔ)。版圖是集成電路設(shè)計者將優(yōu)化后的電路轉(zhuǎn)換成的一系列幾何圖形，包含了集成電路尺寸、各層拓?fù)涠x等器件的所有物理信息。集成電路制造商根據(jù)這些信息制造掩模。布圖設(shè)計的概念，布圖是包含相關(guān)物理信息的圖形，例如集成電路的器件類型、器件尺寸、器件之間的相對位置以及器件之間的連接關(guān)系，其由位于不同繪圖層上的基本幾何圖形組成。布局設(shè)計(物理層設(shè)計)，布局設(shè)計的重要性：集成電路設(shè)計的最終目標(biāo)，電路功能和性能的物理實現(xiàn)；布局和布線方案決定了芯片的正常工作、面積和速度；經(jīng)驗非常重要。布局設(shè)計的目標(biāo)是實現(xiàn)電路的正確物理連接，并將設(shè)計好的電路映射到硅片上進行生產(chǎn)。芯片面積最小，性能優(yōu)化(總連接延遲

2、最小)，版圖設(shè)計包括：基本器件的版圖設(shè)計；布局和布線。布局檢查和分析。版圖設(shè)計過程，主要包括模塊設(shè)計、芯片規(guī)劃、版圖、布線等。是一個結(jié)合規(guī)劃和巧妙的圖形拼寫的作品。多個模塊(也稱為組件)被布置在規(guī)則(通常為矩形)的平面區(qū)域中而不重疊，并且每個模塊根據(jù)電路連接信息的要求被逐行布線。布局設(shè)計是從邏輯信息到幾何信息的轉(zhuǎn)換。(1)模塊設(shè)計芯片設(shè)計中最小的單元是元素，設(shè)計過程從元素、門、基本單元、宏單元和芯片從小到大進行。基本單元和宏單元可視為模塊。模塊設(shè)計是最基本的環(huán)節(jié)。(2)芯片規(guī)劃根據(jù)已知的模塊數(shù)量和網(wǎng)絡(luò)連接表估計芯片面積，其中大約一半的模塊被占用，另一半被用作布線通道。3)布局是指如何在芯片上合

3、理地排列每個模塊，以及如何確定每個模塊的最佳位置，以最小化占用的芯片面積，達到最佳的布線效果。(4)布線模塊的位置確定后，每個模塊對應(yīng)的端口按照一定的規(guī)則和電路要求通過互連線連接。布線應(yīng)符合以下要求：布線總長度最短；均勻分布；布料合格率高達100%。布線質(zhì)量決定了電路的工作速度和芯片面積。事實上，決定超大規(guī)模集成電路芯片工作速度的主要因素不是金屬氧化物半導(dǎo)體或雙極晶體管本身，而是互連線造成的延遲。過長的互連會降低電路性能。當(dāng)自動布線難以達到100%布線率時，人機交互可用于手動干預(yù)。繪圖層，布局設(shè)計者繪制布局所需的層數(shù)已經(jīng)減少到制版過程所需的最小層數(shù)，這個最小層數(shù)稱為繪圖層。最小化繪圖層數(shù)降低了

4、計算機輔助設(shè)計軟件的計算要求，減少了人為誤差，簡化了分層管理。有時用于產(chǎn)生光學(xué)掩模的掩模層或分層層的形狀不同于繪圖層的形狀，并且掩模層的層數(shù)可能比繪圖層的層數(shù)大得多。附加遮罩層是從繪圖層自動生成的。為了適應(yīng)制造工藝的變化，掩模層的尺寸可以根據(jù)繪圖層進行調(diào)整。該調(diào)整將由制版過程自動生成。所提到的“層”都指繪圖層、繪圖層、N阱層、有源多晶硅柵極層、多晶硅選擇層、N選擇層、接觸過孔層、金屬層、文本標(biāo)記層和襯墊層有源層。有源區(qū)域是晶體管的源極和漏極區(qū)域?；驹绰﹨^(qū)由多晶硅柵兩側(cè)的有源區(qū)決定，有源區(qū)旁邊的場氧化區(qū)起隔離作用。mos晶體管的有源區(qū)是通過將n型雜質(zhì)離子或p型雜質(zhì)離子注入到由n型或p型選擇層的

5、掩模限定的襯底區(qū)域中而形成的，因此使用n型選擇層或p型選擇層來限定覆蓋有源區(qū)的區(qū)域。n型選擇層(p型選擇層)和有源區(qū)一起形成擴散區(qū)(ndiff或diff，也稱為n或p)。多晶硅柵極層是常用的多晶硅也可以用來產(chǎn)生電阻互連，它具有高電阻，并且只用于內(nèi)部單元，從而防止布線過長而增加電阻值。金屬層在集成電路芯片中起著互連的作用，表明了集成電路芯片的復(fù)雜性。在布局設(shè)計中，金屬層用線條表示，線條的角可以是90度或45度。不同的金屬通常由M1、M2、M3等代表。以及電源線的不同顏色的線來區(qū)分，并且在布置電源線時，金屬線的寬度通常大于設(shè)計規(guī)則中定義的最小寬度，以防止金屬線被過大的電流熔斷而導(dǎo)致開路。接觸孔包括

6、有源接觸孔和多晶硅接觸孔。有源接觸孔用于連接第一層金屬與氮或磷區(qū)域。在布局設(shè)計中，有源接觸孔的形狀通常是正方形的。應(yīng)該有盡可能多的接觸孔，因為接觸孔由金屬制成并且具有一定的電阻值。假設(shè)每個接觸孔的電阻值為R，多個接觸孔等效于并聯(lián)的多個電阻。多晶硅接觸孔用于連接第一金屬層和多晶硅柵極，其形狀通常為正方形。通孔用于連接兩個相鄰的金屬層，它們的形狀也是方形的。在面積允許的情況下，應(yīng)該有盡可能多的通孔。在布局設(shè)計中，只有一層接觸孔，而可能需要多層通孔。連接第一層和第二層金屬的通孔表示為V1，連接第二層和第三層金屬的通孔表示為V2。文本標(biāo)記層用于布局中的文本標(biāo)記，方便設(shè)計者標(biāo)記器件、信號線、電源線、地線

7、等。并查看布局，尤其是在驗證時，查找錯誤的位置。當(dāng)制造布局時，將不會產(chǎn)生相應(yīng)的掩模層和襯墊層來提供芯片的內(nèi)部信號和封裝引腳之間的連接。其尺寸通常被定義為鍵合線所需的最小尺寸，例如，PMOS、NWell、NWell、有源多晶硅注入n注入n接觸金屬、Ptype Si、SiO2、光致抗蝕劑、掩模pwell、ptypesi、SiO2、光致抗蝕劑、掩模Pwell、Ptype Si、SiO2、光致抗蝕劑、光致抗蝕劑、SiO2、nwell有源多晶硅注入n注入n接觸金屬、ptypesi、SiO2、Nwell、SiO2、光致抗蝕劑、有源、掩模、有源、SiO 場氧、場氧、nwell、Si3N4、ptypesi、S

8、iO2、pwell、場氧、nwell、ptypesi、SiO2、pwell、SiO、Activative、nwell、nwell、N well、Active poly p implant N immune metal、ptypesi、SiO2、pwell、Maskpoly、場氧、Field oxy、N、well、poly、光刻膠、ptypesi SIo、pwell、SiO2、 二氧化硅、掩模p、場氧、場氧、N阱、多晶硅、光致抗蝕劑、p多晶硅、二氧化硅、pwell、二氧化硅、場氧、場氧、N阱、光致抗蝕劑、多晶硅、凸塊、有源、N阱、多晶硅、有源p注入N注入N接觸金屬、p多晶硅、二氧化硅、Pwell

9、、二氧化硅、掩模N、場氧、場氧、N阱、多晶硅、 N阱有源多晶硅注入N注入N接觸金屬、N阱、有源、多晶硅、P注入、N注入、N阱、有源、多晶硅、P注入、N注入、N接觸金屬、N阱有源多晶硅注入N注入N接觸金屬、N阱、PMOS晶體管布局、有源、N選擇、P選擇。多晶硅、金屬1、有源接觸、NMOS晶體管布局、有源、N選擇、P選擇、多晶硅、有源接觸、金屬1集成電路中的電阻分為：個無源電阻和有源電阻。無源電阻器通常由摻雜半導(dǎo)體或合金材料制成。有源電阻適當(dāng)?shù)剡B接和偏置晶體管，并利用晶體管在不同工作區(qū)域的不同電阻特性來制作電阻。阻斷電阻：R=L/S=L/dW=(/d)L/W R=/d R=R L/W，阻斷電阻與半

10、導(dǎo)體的摻雜水平和摻雜區(qū)的結(jié)深有關(guān)。阻斷電阻是基本單位，尺寸為/，只要知道材料的方塊電阻，就可以根據(jù)所需的電阻值計算出電阻的方塊數(shù)，即電阻條的長寬比，柵極多晶體為2-3/；金屬20-100米/多晶體20-30米；擴散區(qū)：2-200/，硅片上的電子世界-電阻，電阻：具有穩(wěn)定的導(dǎo)電能力(半導(dǎo)體，導(dǎo)體)；薄膜電阻器，硅片，厚度：100納米，寬度：微米，片上電阻：薄膜電阻器；金屬氧化物半導(dǎo)體集成電路中的無源電阻擴散電阻、多晶硅電阻和阱電阻。(1)多晶硅電阻是最常用的，其結(jié)構(gòu)簡單。場氧(非薄氧區(qū))。電阻器布局設(shè)計，多晶硅電阻器(poly)，電阻值：摻雜濃度，多晶硅厚度，多晶硅長寬比，多晶硅電阻器布局設(shè)計，

11、比例電阻器布局結(jié)構(gòu)需要5K，10K，15K電阻器，使用5K單位電阻器：(2)當(dāng)源極和漏極擴散時，在CMOS N阱工藝中，在PSUB上制作N擴散電阻，在N阱中制作P擴散。N阱、N擴散電阻、P擴散電阻、P接地PN結(jié)反相隔離、N電源PN結(jié)反相隔離、(3)阱電阻阱電阻為N阱帶，兩端為N擴散接觸。(4)金屬氧化物半導(dǎo)體集成電路中的有源電阻采用金屬氧化物半導(dǎo)體管的溝道電阻。它占用的芯片面積比其他電阻小得多，但它是一個非線性電阻(電阻與端電壓有關(guān))。在模擬集成電路中，金屬氧化物半導(dǎo)體晶體管可以用作有源電阻。例如，當(dāng)金屬氧化物半導(dǎo)體晶體管總是處于飽和區(qū)域時，連接其柵極和漏極會導(dǎo)致非線性電阻。(，b，(，a，d

12、，s，g，-，I，v，d，v，s，g，I，-，硅片上的薄膜電容器：下電極：金屬或多晶硅，氧化硅電介質(zhì)，上電極：金屬或多晶硅，集成電路中的集成電容器金屬-金屬(MIM)金屬-多晶硅-多晶硅(PIP)金屬-擴散多晶硅-擴散PN結(jié)電容器金屬氧化物半導(dǎo)體電容器：多晶硅柵極和溝道(源極/漏極)下極板和襯底之間的寄生電容很?。痪哂辛己玫木_度；傳統(tǒng)結(jié)構(gòu)；金屬層n-1，金屬互連功率級，金屬層n，鈍化層，普通結(jié)構(gòu)：金屬互連，金屬互連，金屬互連；比例電容器布局結(jié)構(gòu)，P型襯底，C2=8C1，平板電容器，多晶硅-擴散電容器*電容器制作在擴散區(qū)，其上板為第一層多晶硅，其下板為擴散區(qū)，中間介質(zhì)為氧化層。在沉積多晶硅之前，在下電極板區(qū)域進行摻雜。金屬氧化物半導(dǎo)體電容器：結(jié)構(gòu)與金屬氧化物半導(dǎo)體晶體管相同，它是一個電感通道電容器。當(dāng)向柵極施加電壓以形成溝道時，電容器存在。一極是大門，另一極是通道。該通道從S(D)端子引出。電容器的尺寸取決于面積、氧化層的厚度和介電常數(shù)。金屬氧化物半導(dǎo)體電容器：*非線性電容器，適用于電源濾波，電子世界硅芯片上的電感硅芯片上的薄膜電感：硅片，幾十微米，關(guān)鍵尺寸和輪廓，D:邊長/直徑W:線寬S