第5章 集成信號(hào)發(fā)生器.ppt

1、2020年7月23日星期四，第一，第五章集成信號(hào)發(fā)生器，5.1天線計(jì)程儀集成函數(shù)發(fā)生器，5.2直接數(shù)字頻率合成技術(shù)，基于5.3fpga的DDS任意波形發(fā)生器，2020年7月23日星期四，2，5.1天線計(jì)程儀集成函數(shù)發(fā)生器，5.1. 5.1.2icl8038 5.1.3max038集成函數(shù)發(fā)生器，2020年7月23日星期四，3，5.1.1集成商品發(fā)貨的方波和三角波發(fā)生器，第一級A1構(gòu)成延遲電壓比較儀，圖5-1-1的方波和三角波發(fā)生器的第二級A2構(gòu)成積分儀，輸出電壓uo構(gòu)成三角波信號(hào)假設(shè)2020年7月23日星期四，4，穩(wěn)定作用值為UZ，則比較器輸出的高電平為UZ，低電平為-UZ。 另外，如果從圖得

2、到的A1同相端子的電壓為2020年7月23日星期四，為5，則在電壓比較儀反轉(zhuǎn)時(shí)的閾值電位，由于該電壓比較儀的u-=0，所以閾值電位為u =0，下降閾值電位為2000的方形波和三角波浪周期為2020年7月23日星期四方波和三角波的頻率，通過改變UZ可以改變輸出電壓uo1、uo的寬度(R1/R2)之比，可以一邊影響三角波輸出電壓的振幅，一邊改變周期和頻率，但不影響方波輸出電壓的振幅。 通過改變n和R4C1，可以在不影響輸出電壓幅度的情況下改變頻率。2020年7月23日星期四、8、圖5-1-2方波和三角波的輸出波形、2020年7月23日星期四、9、1.icl8038的性能特征和主要?dú)垔W儀表、由5.1

3、.2icl8038構(gòu)成的集成函數(shù)發(fā)生器。 由于ICL8038信號(hào)發(fā)生器是單片IC，制作和調(diào)試簡單方便，實(shí)用可靠，常被稱為實(shí)用信號(hào)發(fā)生器。 2020年7月23日星期四，10，ICL8038具有以下主要?dú)垔W儀表和主要特點(diǎn)，工作頻率范圍： 0.001Hz500kHz。 波形畸變度： 0.5以下。 有正弦波、方波、三角波三種波形輸出。 單電源為10V 30V，雙電源為5V15V。 一盞茶的低頻溫度漂移：最大值為5010-6/C。 通過改變外接r、c的值，可以改變輸出信號(hào)的頻率范圍。 外接電壓可調(diào)制或控制輸出信號(hào)的頻率或工作比。 使用方便，外置零配件少。2020年7月23日星期四、11、ICL8038的

4、內(nèi)部結(jié)構(gòu)和讀取排列、圖5-1-4 ICL8038的讀取排列圖、圖5-1-3 ICL8038的內(nèi)部結(jié)構(gòu)圖、2020年7月23日星期四通常，SINADJ1開路或連接直流電壓，SINADJ2開路或連接電阻、圖5-1-5通過調(diào)節(jié)正弦波偏斜度調(diào)節(jié)電路1、100k電位計(jì)RP，能夠?qū)⒄也ǖ钠倍葴p少為1。 2020年7月23日星期四，13，圖5-1-6正弦波失真調(diào)節(jié)電路2，在求接近0.5失真的正弦波時(shí)，在6腳和11腳之間連接2個(gè)100k電位RP1、RP2。 2020年7月23日星期四，14，圖5-1-7占空比/頻率調(diào)節(jié)電路1，2腳： SINOUT，正弦波輸出。 振幅為Usin=0.22VS，三腳架TRIO

5、UT :三角波輸出，寬度為0.33VS。4腳DFADJ1、5腳DFADJ2:輸出信號(hào)的重復(fù)頻率和工作比調(diào)整端。通常通過改變DFADJ1終端電阻RA到v、DFADJ2終端電阻RB到v、電阻值，可以調(diào)節(jié)頻率和工作比。 2020年7月23日星期四、15、圖5-1-8占空比/頻率調(diào)整電路2能夠獨(dú)立地調(diào)整輸出波形的上升沿和下降沿。 調(diào)節(jié)RP1，可以控制三角波的上升部分、正弦波27090部分、方形波的高電平部分。 調(diào)整RP2可以調(diào)整輸出波形的另一半。 調(diào)整時(shí)相互影響，需要反復(fù)調(diào)整幾次。 2020年7月23日星期四，16，輸出波形頻率，6腳： v，正電源。 7腳丫子：調(diào)頻偏置，調(diào)頻頻率片偏移。 8腳： FM

6、IN，調(diào)頻電壓輸入端子。 9腳丫子： SQOUT，方波輸出。10腳：時(shí)間節(jié)點(diǎn)電容器端。11腳： V-、負(fù)電源端子或接地。 13條腿，14條腿：數(shù)控，空腿。2020年7月23日星期四、17、由圖5-1-98038構(gòu)成的多功能信號(hào)發(fā)生器、3. ICL8038的應(yīng)用電路、2020年7月23日星期四、18、由圖5-1-10icl8038構(gòu)成的線性2020年7月23日星期四、20、5.1.3 max 用MAX038配置的電路可以產(chǎn)生射頻波的正弦波矩形波三角波，并且輸出波形具有高射頻波特性。 1. MAX038的內(nèi)部結(jié)構(gòu)和讀功能由震蕩器、振蕩頻率控制器、2.50V基準(zhǔn)電壓源、正弦波合成器、電壓比較儀、相位

7、比較儀、多徑效應(yīng)天線計(jì)程儀開關(guān)和放大器等部分構(gòu)成。2020年7月23日星期四、21、圖5-1-12 MAX038的內(nèi)部結(jié)構(gòu)圖、圖5-1-13 MAX038的大頭針排列、2020年7月23日星期四、22、MAX038的大頭針及其功能、1腳丫子2腳、6腳、9腳、11腳、18腳： GND、模擬地。 3腳丫子： AO、波形設(shè)定端、參照表5-1-1。 4腳丫子： AI，波形設(shè)定端，參照表5-1-1。 5腳： COSC，外置振蕩電容器端。表5-1-1輸出波形設(shè)定方法、2020年7月23日星期四、23、8腳丫子： FADJ、頻率調(diào)整端。 10腳： IIN，振蕩頻率控制器的電流輸入端。 12腳： PDO，相位

8、比較儀的輸出端。 13腳： PDI，相位比較儀的輸入端。 16腳： DV、數(shù)字電路的5V電源端。 14腳： SYNC、同步輸出端。 十五條腿： DGND，數(shù)碼南非蘭特。 17腳： v，正電源端。 19腳： OUT、波形輸出端。 20腳： V-、負(fù)電源端。 7腳丫子： DADJ，占空比調(diào)節(jié)端。 2020年7月23日星期四，24，2.max 038的應(yīng)用電路，圖5-1-14 MAX038的應(yīng)用電路，19腳是波形輸出端。 以恒定電流對CF進(jìn)行充電和放電，形成振蕩，產(chǎn)生三角波和矩形波。 RP1的作用是調(diào)節(jié)振蕩頻率。 RP2是調(diào)整占空比。 2020年7月23日星期四，25，圖5-1-15 5Hz5MHz

9、函數(shù)發(fā)生器，2020年7月23日星期四，26，該電路特點(diǎn)是周邊零配件少，功能多，可調(diào)零配件少，工作穩(wěn)定可靠。 電路可根據(jù)需要從方波、正弦波、三角波中選擇。 MAX038專用函數(shù)發(fā)生器根據(jù)電流輸入端子IIN的大小設(shè)定振蕩頻率，利用電阻將基準(zhǔn)電壓轉(zhuǎn)換為電流，利用流過FADJ端子的電流對頻率進(jìn)行微調(diào)整。 C1C6用于設(shè)定時(shí)間節(jié)點(diǎn)電容器，RP1卷用于設(shè)定頻率。 5MHz是射頻波信號(hào)，為了減小接線分布電容對動(dòng)作電容的影響，追加50pF的CTC半可變電容和75pF的動(dòng)作電容，校正射頻波。2020年7月23日星期四，27，5.2直接數(shù)字頻率合成技術(shù)，5.2.1 DDS的基本原理，5.2.2 DDS的基本殘奧

10、儀表校正公式，5.2.3 DDS各部分的具體殘奧儀表，5.2.2 5.2.1 DDS的基本原理，頻率合成技術(shù)是傳統(tǒng)的直接頻率合成(DDS )。 1 .一種種子文件回控制，其特征在于，包含鎖相環(huán)間接頻率合成(PLL )和直接數(shù)字頻率合成(directdigitalfrequencysynthesis-DDFS，簡稱DDS )的鎖相環(huán)使用從外部輸入的參照信號(hào)來控制環(huán)內(nèi)振蕩信號(hào)的頻率和相位鎖相環(huán)通常使用于閉環(huán)跟蹤電路，因?yàn)殒i相環(huán)可以實(shí)現(xiàn)輸出信號(hào)的頻率對輸入信號(hào)的頻率的自動(dòng)跟蹤。 另外，2020年7月23日星期四、29日，鎖相環(huán)通常包括鑒相器(PD )、環(huán)路濾波器(LF )和壓控震蕩器(VCO )三部

11、分。 鎖相環(huán)的鑒相器也稱為相位比較儀，以檢測輸入信號(hào)和輸出信號(hào)的相位差，并轉(zhuǎn)換為Ud(t )電壓信號(hào)以輸出檢測到的相位差信號(hào)，該信號(hào)對低通濾鏡進(jìn)行濾波以生成電壓控制震蕩器的控制電壓Uc(t )，以控制震蕩器輸出信號(hào)的頻率。、2020年7月23日星期四、30，5.2.1 dds的基本原理，DDS下的相位累加器可在每一個(gè)時(shí)鐘周期中臨時(shí)累加由頻率控制字所確定的相位量m，一旦所述計(jì)數(shù)超過2N便可自動(dòng)向上溢出整且正弦顯示查找表ROM、 實(shí)現(xiàn)從相位累加器輸出的相位值到正弦振幅值的轉(zhuǎn)換，然后發(fā)送到DAC以將正弦振幅值的數(shù)字量轉(zhuǎn)換為模擬計(jì)程儀量，最后通過濾波器輸出純正弦波信號(hào)。 另外，在2020年7月23日星

12、期四、31、5.2.2dds的基本殘奧儀表校正公式中，相位累加器為n二進(jìn)制位的天線計(jì)程儀2加法器，由于在正弦顯示查找表ROM中保存有1個(gè)周期的正弦波寬度量化數(shù)據(jù)，因此當(dāng)頻率控制字m取最小值1時(shí)，每2N個(gè)時(shí)鐘周期輸出1個(gè)周期的正弦波因此，此時(shí)：式中： f0是輸出信號(hào)的頻率，fc是時(shí)鐘頻率，n是累加器的二進(jìn)制位數(shù)。 2020年7月23日星期四、32日，更一般地說，如果頻率控制字為m，則每(2N/M )個(gè)時(shí)鐘周期輸出一個(gè)周期的正弦波。 因此，在此情況下，或是DDS系統(tǒng)的最基本公式之一，由此獲得的輸出信號(hào)的最小頻率(極限分辨率)是輸出信號(hào)的最大頻率，如果DAC的每個(gè)信號(hào)周期的輸出的最小點(diǎn)數(shù)：n相對大，

13、則對于較大范圍的m值，DDS系統(tǒng)能夠以一個(gè)周期向一盞茶輸出， 2020年7月23日星期四、33、5.2.3dds各部分具體的殘奧儀表、相位存儲(chǔ)器的二進(jìn)制位數(shù)n、數(shù)字模擬轉(zhuǎn)換二進(jìn)制位數(shù)n、時(shí)鐘頻率fc及其穩(wěn)定度、低通濾鏡(LPF )的特性等是決定DDS系統(tǒng)指標(biāo)的重要的殘奧儀表。 在對于DDS的輸出頻率范圍要求是fominfomax的情況下，fc應(yīng)該是fomax的兩倍以上，這由Nyquist定理來確定。 通常，fc取至少四倍于fomax的倍數(shù)以改善輸出波形并減少對低通濾鏡的殘奧儀表請求。 相位存儲(chǔ)器的二進(jìn)制位數(shù)n :2020年7月23日星期四、34、5.2.4DDS芯片AD9852、AD9852具

14、有頻率變換速度快、光譜純度高、工作溫度范圍寬、集成度高等特征。 其工作電壓為3.3V，芯片內(nèi)有420倍的程序設(shè)計(jì)師塊搖滾樂乘法電路，系統(tǒng)的最高時(shí)鐘達(dá)到300MHz，輸出頻率達(dá)到120MHz，頻率變換速度小于1s。 其內(nèi)部有12二進(jìn)制位D/A變換器、48二進(jìn)制位可程序設(shè)計(jì)師頻率暫存器和14二進(jìn)制位程序設(shè)計(jì)師可相位暫存器，具有12二進(jìn)制位振幅調(diào)諧功能，可以產(chǎn)生頻率、相位、幅度、可編程控制的高穩(wěn)定模擬信號(hào)。 2020年7月23日星期四、35、2020年7月23日星期四、36、AD9852的領(lǐng)導(dǎo)定義、2020年7月23日星期四、37、2020年7月23日星期四、38、2020年7月23日星期四、38

15、42， 5.2.5使用TMS-320 lf 2407作為控制支重輪、采用串行連接方案、通過TMSLF2407A芯片內(nèi)的串行外圍設(shè)備接口(SPI )控制AD9852，得到用5個(gè)通訊端口實(shí)現(xiàn)串行數(shù)據(jù)傳輸?shù)摹⒂葾D9852構(gòu)成的信號(hào)生成器CS采用多路復(fù)用信號(hào)，在串行工作狀態(tài)下，CS采用AD9852串行男低音的片選信號(hào)信號(hào)，I/O RESET采用串行男低音定徑套信號(hào)，SCLK采用串行時(shí)鐘控制信號(hào)，系統(tǒng)采用雙線串行通訊模式，使用SDIO通訊端口進(jìn)行雙向輸入，如2020年7月23日星期四、44、 SCLK的前八個(gè)上升沿與命令周期相對應(yīng)，在命令周期中，用戶將命令字發(fā)送給AD9852的串行控制小滾珠以控制它，

16、然后執(zhí)行串行數(shù)據(jù)傳輸。 數(shù)據(jù)傳輸周期從SCLK的第9個(gè)上升沿開始，輸入數(shù)據(jù)在時(shí)鐘的上升沿寫入，輸出的數(shù)據(jù)在時(shí)鐘的下降沿讀取。 從串行口傳輸?shù)臄?shù)據(jù)首先寫入I/O緩沖區(qū)暫存器，當(dāng)系統(tǒng)收到有效的刷新信號(hào)時(shí)，將這些個(gè)數(shù)據(jù)寫入內(nèi)部康特羅爾暫存器組，完成相應(yīng)的功能。此外，AD9852的串行通訊周期被劃分為兩個(gè)階段，在2020年7月23日的星期四，45日對系統(tǒng)通電，從DSP向AD9852輸出重新定徑套信號(hào)，該信號(hào)將至少10個(gè)升降丙二烯風(fēng)險(xiǎn)搖滾樂周期保持在高電平，使得S/P SELECT為0，串行數(shù)據(jù)輸入將AD9852的操作狀態(tài)從缺省奧爾特的內(nèi)部更新時(shí)鐘模式改變?yōu)橥獠繒r(shí)鐘更新模式將由AD9852的時(shí)鐘信號(hào)倍增

17、器所操作的控制字寫入到AD9852的I/O緩沖器暫存器中，然后，DSP發(fā)出外部更新時(shí)鐘搖滾樂，AD9852的內(nèi)部控制暫存器DSP發(fā)出外部更新信號(hào)，并且等待至少一個(gè)ms 然后，從DSP向AD9852發(fā)送關(guān)于信號(hào)波形的殘奧儀表，并同步更新其內(nèi)部控制暫存器的內(nèi)容。 另外，對于AD9852的控制流，2020年7月23日的星期四、46、基于5.3FPGA的DDS任意波形發(fā)生器，當(dāng)前使用專用DDS芯片開發(fā)的信號(hào)源多，雖然它們的輸出頻率高、波形好、功能多，但是在其ROM通常只有一種波形(正弦波) 為了提高靈活性，可以使用FPGA來實(shí)現(xiàn)DDS技術(shù)，將DDS中的ROM作為SRAM、SRAM作為波形采樣數(shù)據(jù)的公用存儲(chǔ)器，僅僅通過改變存儲(chǔ)波形信息的數(shù)據(jù)，就可以靈活地實(shí)現(xiàn)任意波形發(fā)生器。 此外，2020年7月23日星期四，47日，DDS系統(tǒng)在設(shè)置修訂方面主要包括相位累積模