第五章_1內(nèi)存貯器接口.ppt

1、第5章 內(nèi)存儲器及其接口,5.1 半導(dǎo)體存儲器,存儲器: 存放程序和數(shù)據(jù)的部件 內(nèi)存(主存儲器): 直接連接總線上，通常由半導(dǎo)體存儲器組成。 外存(輔助存貯器): 經(jīng)接口電路與總線相連接，存放永久保存的程序和數(shù)據(jù),通常指磁盤、磁帶、光盤等。 字節(jié)：8位存儲單元組成的一個基本存儲單元。 字：CPU的字長組成的一個存儲單元。 字長：字的二進制位數(shù)。字有4位、8位、16位、32位、64位等。 芯片存儲容量：存儲芯片容納的二進制信息量。 存儲容量=字數(shù)位數(shù),概念及術(shù)語,5.1 半導(dǎo)體存儲器,半導(dǎo)體存貯器的分類,半導(dǎo)體存儲器,RAM,ROM,存取方式分,雙極型RAM： 晶體管為基本存儲電路元件。 集成度

2、較低，功耗大，成本高。 存取速度高，如L1，L2緩存。 MOSRAM： 工藝簡單、成本低 集成度高、功耗低 存取速度不如雙極性,5.1 半導(dǎo)體存儲器,靜態(tài)RAM(SRAM)： 基本存儲電路由6管構(gòu)成。 集成度高于雙極型，低于動態(tài)RAM 。 功耗比雙極型低，但比動態(tài)RAM高。 不需要刷新。,5.1 半導(dǎo)體存儲器,動態(tài)RAM(DRAM)： 基本存儲電路由單管電路組成，電容存儲電荷保存信息。 集成度高。 功耗比靜態(tài)RAM低，價格比靜態(tài)RAM便宜。 因動態(tài)存儲器靠電容來存儲信息，存在泄漏電流，故要求刷新，通常要求每隔2ms刷新一遍。,5.1 半導(dǎo)體存儲器,只讀存儲器ROM: 掩模ROM 這種ROM是在

3、制作集成電路時，用定做的掩模進行編程的。制造完畢，存儲器的內(nèi)容就被固定下來，只能讀，不能改變。,5.1 半導(dǎo)體存儲器,能夠進行多次改寫的ROM稱為EPROM。且需要專用的EPROM寫入器。擦除時需用紫外線光源照射(整個芯片的內(nèi)容都被擦除),寫入必須提供+12.5V25V的電壓 。 Intel 2716、2732、2764、27512,可擦除的EPROM(Erasable PROM),5.1 半導(dǎo)體存儲器,能夠用電信號進行多次改寫的ROM存儲器。使用方便,芯片可直接在插件板上擦除或改寫(可按字節(jié)進行)。存取速度較慢，價格較貴。 如：Intel 28F010，29C020等。可以在+5V的電壓下正

4、常讀取，但寫入必須提供+12V的電壓 。,電可擦除的E2PROM(Electrically Erasable PROM),新一代可編程只讀存儲器FLASH(快閃存儲器),BIOS、U盤多為這種類型,5.1 半導(dǎo)體存儲器,對芯片內(nèi)存儲單元尋址，采用地址譯碼予以實現(xiàn)。常用的地址譯碼有兩種方式，即單譯碼和雙譯碼方式。,RAM芯片內(nèi)內(nèi)部的結(jié)構(gòu)及工作原理,單譯碼方式,如圖所示，單譯碼方式是一個N中取“1”的譯碼器，當字選擇線的根數(shù)N很大時，內(nèi)部的N=W0WN-1必然也很大，占有的芯片資源也大，主要用于小容量的存儲器，,5.1 半導(dǎo)體存儲器,RAM芯片內(nèi)內(nèi)部的結(jié)構(gòu)及工作原理,雙譯碼方式,當字選擇線的根數(shù)N

5、很大時，N2P中的P必然也大，這時可將P分成兩部分， N2p2x+y= 2x 2y ， 這樣便可將N由X譯碼和Y譯碼兩級譯碼得到。 現(xiàn)以P=10為例： N21025253232=1024，即可選擇1024個字的一位記憶單元。其譯碼結(jié)構(gòu)如圖所示。,5.1 半導(dǎo)體存儲器,RAM存貯器組成結(jié)構(gòu),圖示為10241位的存儲芯片的結(jié)構(gòu)框圖。,存儲體 大量存儲單元有規(guī)則的組合在一起構(gòu)成存貯體。各存儲單元以地址進行區(qū)分。,地址譯碼器：地址選擇 讀/寫控制及I/O電路：信號放大；對被選中的單元讀出、寫入。 片選控制CS：多片芯片組成存貯器時首先進行片選由地址譯碼的高位完成。 輸出驅(qū)動：三態(tài)緩沖，以適用于總線連接

6、。,5.1 半導(dǎo)體存儲器,SRAM芯片Intel6116,2K*8位的靜態(tài)RAM芯片，包含有16384個基本存儲電路 。該芯片為24腳，雙列直插集成電路 ,與EPROM2716兼容。,A0A10 211=2048 地址輸入11根,VCCGND電源和地線2根 共有24根引線,I/O1I/O8D0D7數(shù)據(jù)輸入輸出 8根,5.1 半導(dǎo)體存儲器,(X)DRAM芯片Intel2164,64K*1位的動態(tài)RAM芯片。該芯片為16腳，雙列直插集成電路 （1）存取時間為150ns/200ns(15,20） （2）低功耗，最大275mW （3）每2ms需刷新一次，每次512單元,A0A7 216=65536 地

7、址輸入8根分為行地址和列地址，內(nèi)有地址鎖存器，分時復(fù)用構(gòu)成16位地址。,5.1 半導(dǎo)體存儲器,(X)只讀存儲器Intel 2732,4K8 EPROM。24腳雙列直插集成電路。,A0A11 212=4096 地址輸入,O0O7D0D7數(shù)據(jù)輸出,三態(tài)輸出允許信號,VPP 輸入編程高電壓,6種工作方式：,5.1 半導(dǎo)體存儲器,只讀存儲器Intel 2732,6種工作方式：,5.2 存儲器與CPU的接口,8位微機系統(tǒng)中的存儲器接口,5.2 存儲器與CPU的接口,存儲器芯片數(shù)目的確定 芯片容量=MN M=存儲單元數(shù) ；N=位數(shù)單元 存貯器的容量=XKB=XK8以字節(jié)為單位。,8位微機系統(tǒng)中的存儲器接口

8、,例, 64KB的RAM存儲器，由動態(tài)RAM2116(16K1)芯片組成。 T=（G/M）（8/N）=（64K16K） （8/1）=32(片) 若用靜態(tài)RAM2114(1K4)芯片組成。 T=（G/M）（8/N）=（64K1K） （8/4）=128(片),5.2 存儲器與CPU的接口,(1) 數(shù)據(jù)線的連接： 芯片內(nèi)有雙向三態(tài)緩沖器，芯片數(shù)據(jù)線直接和系統(tǒng)數(shù)據(jù)總線相應(yīng)數(shù)據(jù)位掛接。 (2) 地址線的連接： 地址應(yīng)包含兩部分： 片內(nèi)地址： 芯片內(nèi)的存儲單元尋址，低位部分是片內(nèi)地址，直接和存儲芯片的地址端相連。,芯片的數(shù)據(jù)線、地址線和控制線與系統(tǒng)總線的連接,片選地址： 對各個存儲芯片進行選擇的地址，高位部分是片地址，經(jīng)譯碼器產(chǎn)生芯片選擇信號和各個芯片的片選端相連。,(3)控制線的連接：CPU通過控制總線發(fā)出讀寫操作命令。,5.2 存儲器與CPU的接口,例,用1K*1的靜態(tài)RAM芯片位擴充形成2KB的存儲器，所需芯片數(shù)為16 。,位擴展：擴充存儲單元的位數(shù)。,1K=1024=210地址線A09,5.2 存儲器與CPU的接口,例,用Intel 6116形成8KB的存儲器 。,片選控制方法,線選法:,地址中的高位部分不經(jīng)譯碼，直接用它們分別作各個芯片的片選信號。,D0D7,A12,A11,A13,A14,8086,5.2 半導(dǎo)體存儲器接口的基本技術(shù),片選控制方法線選法:,5