2014北科計(jì)算機(jī)組成原理試題

1、北 京 科 技 大 學(xué)2014年碩士學(xué)位研究生入學(xué)考試試題=試題編號(hào)： 869 試題名稱： 計(jì)算機(jī)組成原理 （共 9 頁(yè)）適用專業(yè)： 計(jì)算機(jī)科學(xué)與技術(shù)、軟件工程、計(jì)算機(jī)技術(shù)（專業(yè)學(xué)位） 、軟件工程 （專業(yè)學(xué)位） 說(shuō)明： 所有答案必須寫(xiě)在答題紙上，做在試題或草稿紙上無(wú)效。=一、 填空（滿分40分，每題2分）1存儲(chǔ)程序原理是指 ，它是 型計(jì)算機(jī)體系結(jié)構(gòu)的核心思想。2設(shè)浮點(diǎn)數(shù)長(zhǎng)16位，高8位是階碼，含1位階符，低8位是尾數(shù)，含1位數(shù)符，階碼和尾數(shù)均用補(bǔ)碼表示，基值（底）為2，尾數(shù)為規(guī)格化、無(wú)隱藏位，機(jī)器數(shù)為FC60H的十進(jìn)制真值是 ，十進(jìn)制真值ll/128的規(guī)格化浮點(diǎn)編碼是 （16進(jìn)制助記形式）。3

2、已知x補(bǔ)=x0.x1x2.xn，則-x補(bǔ)=_。4設(shè)機(jī)器數(shù)長(zhǎng)8位，定點(diǎn)小數(shù)，最高位是符號(hào)位，的原碼是 ，的補(bǔ)碼是 。5若浮點(diǎn)數(shù)格式中階碼的底一定，且尾數(shù)采用規(guī)格化表示法，則浮點(diǎn)數(shù)的表示范圍取決于_的位數(shù)，而精度取決于_的位數(shù)。6半導(dǎo)體隨機(jī)讀寫(xiě)存儲(chǔ)器包括_和_，前者的速度比后者快，但集成度不如后者高。7存儲(chǔ)系統(tǒng)中，CPU能直接訪問(wèn)_ 和_ ，但不能直接訪問(wèn)磁盤和光盤。8設(shè)主存儲(chǔ)器容量為64K32位，則CPU中用做主存接口的寄存器MAR的位數(shù)是 ，MBR的位數(shù)是 。9中斷周期前的CPU工作周期是 ，中斷周期后的CPU工作周期是 。10移碼表示法主要用于表示 ，以利于在加減運(yùn)算的 操作中比較大小。11

3、某機(jī)指令字長(zhǎng)24位，定長(zhǎng)操作碼，共能完成129種操作，采用單地址格式可直接尋址的范圍是_，采用二地址格式指令，可直接尋址范圍是_。12用74181和74182組成64位多重進(jìn)位運(yùn)算器，則需_片74181和_片74182。13寄存器間接尋址方式中，操作數(shù)存放在 ，寄存器中存放的是 。14CPU從_取出一條指令并執(zhí)行這條指令的時(shí)間稱為_(kāi)。15微程序中的微指令是指 。16當(dāng)前正在執(zhí)行的指令保存在CPU的 寄存器中，運(yùn)算結(jié)果如溢出、為負(fù)、為零等狀態(tài)標(biāo)志保存在CPU的 寄存器中。17設(shè)相對(duì)尋址的轉(zhuǎn)移指令占兩個(gè)字節(jié),第一字節(jié)是操作碼，第二字節(jié)是用補(bǔ)碼表示的相對(duì)位移量，若轉(zhuǎn)移指令地址為200aH ，要求轉(zhuǎn)移

4、到2002H ，則該轉(zhuǎn)移指令第二字節(jié)內(nèi)容為 。18為運(yùn)算器構(gòu)造的簡(jiǎn)單性，運(yùn)算方法中常采用_加減法、_乘除法或補(bǔ)碼乘除法。19組合邏輯控制器的基本思想是：某一微操作控制信號(hào)是_譯碼輸出，_信號(hào)和各種狀態(tài)信號(hào)的邏輯函數(shù)。20組合邏輯控制器所采用的三級(jí)時(shí)序是指_、_和脈沖等三級(jí)。二、 選擇（滿分30分，每題1分）1一個(gè)8位的二進(jìn)制整數(shù)，若采用補(bǔ)碼表示，且由3個(gè)“1”和5個(gè)“0”組成，則最小值為_(kāi)。A-127 B-32 C-125 D-32下列數(shù)中最大的數(shù)是 。A(10011001)2 B(227)8 C(98)16 D(152)103若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是 。A階符

5、與數(shù)符相同為規(guī)格化數(shù)B階符與數(shù)符相異為規(guī)格化數(shù)C數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù) 4假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是 。A11001011 B11010110 C11001001D110000015計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)方式是為了 。A減少主機(jī)箱的體積B解決容量、速度、價(jià)格三者之間的矛盾C存儲(chǔ)大量數(shù)據(jù)方便D操作方便6下面所述不正確的是 。ARAM可隨機(jī)存取信息，掉電后信息丟失B訪問(wèn)RAM時(shí)，訪問(wèn)時(shí)間與單元的物理位置無(wú)關(guān)C內(nèi)存中存儲(chǔ)的信息均是不可改變的D隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器可統(tǒng)一編址7某計(jì)算機(jī)字長(zhǎng)32位，存

6、儲(chǔ)容量為4MB，若按半字編址，它的尋址范圍是_。A4M B3M C2M D1M8在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò) 來(lái)實(shí)現(xiàn)。A原碼運(yùn)算的二進(jìn)制減法器B補(bǔ)碼運(yùn)算的二進(jìn)制減法器C補(bǔ)碼運(yùn)算的十進(jìn)制加法器D補(bǔ)碼運(yùn)算的二進(jìn)制加法器9在向下生成的堆棧中，如果入棧指令PUSH X的操作定義為：SP (SP)+1，M(SP) M(X)，則出棧指令POP X應(yīng)定義為 。ASP(SP)-1，M(X)M(SP)BSP(SP)+1，M(X)M(SP)CM(X)M(SP)，SP(SP)-1DM(X)M(SP)，SP(SP)+110以下四種類型指令中，執(zhí)行時(shí)間最長(zhǎng)的是 。ARR型BRS型CSS型DSR型11微程序控制

7、器中，機(jī)器指令與微指令的關(guān)系是 。A每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B每一條機(jī)器指令由一段微指令編寫(xiě)的微程序來(lái)解釋執(zhí)行C每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D一條微指令由若干條機(jī)器指令組成12從控制存儲(chǔ)器中讀取一條微指令并執(zhí)行相應(yīng)操作的時(shí)間叫 ACPU周期B微周期C時(shí)鐘周期D機(jī)器周期13掛接在總線上的多個(gè)部件 。A只能分時(shí)向總線發(fā)送數(shù)據(jù)，并只能分時(shí)從總線接收數(shù)據(jù)B只能分時(shí)向總線發(fā)送數(shù)據(jù)，但可同時(shí)從總線接收數(shù)據(jù)C可同時(shí)向總線發(fā)送數(shù)據(jù)，并同時(shí)從總線接收數(shù)據(jù)D可同時(shí)向總線發(fā)送數(shù)據(jù)，但只能分時(shí)從總線接收數(shù)據(jù)14單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用_。

8、A堆棧尋址方式 B立即尋址方式C隱含尋址方式 D間接尋址方式15同步控制是_。A只適用于CPU控制的方式B只適用于外圍設(shè)備控制的方式C由統(tǒng)一時(shí)序信號(hào)控制的方式D所有指令執(zhí)行時(shí)間都相同的方式16為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用_。A通用寄存器 B堆棧 C存儲(chǔ)器 D外存17下面浮點(diǎn)運(yùn)算器的描述中正確的句子是：_。A尾數(shù)部件只進(jìn)行乘法和除法運(yùn)算B階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算C階碼部件只進(jìn)行階碼相加、相減和比較操作D尾數(shù)部件只進(jìn)行乘法和減法運(yùn)算18在定點(diǎn)數(shù)運(yùn)算中產(chǎn)生溢出的原因是 。A運(yùn)算過(guò)程中最高位產(chǎn)生了進(jìn)位或借位B參加運(yùn)算的操作數(shù)超出了機(jī)器表示的范圍C寄存器的位數(shù)太少，不

9、得不舍棄最低有效位D運(yùn)算的結(jié)果超出了機(jī)器的表示范圍19在浮點(diǎn)數(shù)加減法的對(duì)階過(guò)程中， 。A將被加（減）數(shù)的階碼向加（減）數(shù)的階碼看齊B將加（減）數(shù)的階碼向被加（減）數(shù)的階碼看齊C將較大的階碼向較小的階碼看齊D將較小的階碼向較大的階碼看齊20四片74181和1片74812器件相配合，具有如下進(jìn)位傳遞功能_。A串行進(jìn)位B組內(nèi)先行進(jìn)位，組間先行進(jìn)位C組內(nèi)先行進(jìn)位，組間串行進(jìn)位D組內(nèi)串行進(jìn)位，組間先行進(jìn)位21指令系統(tǒng)采用不同尋址方式的目的是_。A實(shí)現(xiàn)存貯程序和程序控制。B縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性。C可直接訪問(wèn)外存。D提供擴(kuò)展操作碼的可能并降低指令譯碼的難度。22系統(tǒng)總線地址的功能是_。

10、A選擇主存單元地址B選擇進(jìn)行信息傳輸?shù)脑O(shè)備C選擇外存地址D指定主存和I / O設(shè)備接口電路的地址23算術(shù)右移指令執(zhí)行的操作是_。A符號(hào)位填0，并順次右移1位，最低位移至進(jìn)位標(biāo)志位B符號(hào)位不變，并順次右移1位，最低位移至進(jìn)位標(biāo)志位C進(jìn)位標(biāo)志位移至符號(hào)位，順次右移1位，最低位移至進(jìn)位標(biāo)志位D符號(hào)位填1，并順次右移1位，最低位移至進(jìn)位標(biāo)志位24某寄存器中的值有時(shí)是地址，因此只有計(jì)算機(jī)的_才能識(shí)別它。A譯碼器 B判斷程序 C指令 D時(shí)序信號(hào)25在虛擬存貯器中，當(dāng)程序正在執(zhí)行時(shí)，由_完成地址映射。A程序員 B編譯器 C裝入程序 D操作系統(tǒng)26周期挪用方式常用于_方式的輸入/輸出中 。ADMA B中斷 C

11、程序傳送 D通道27至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是_。A節(jié)約元件 B運(yùn)算速度快C物理器件的性能決定D信息處理方便28下列敘述中正確的是_。A只有I/O指令可以訪問(wèn)I/O設(shè)備。B在統(tǒng)一編址下，不能直接訪問(wèn)I/O設(shè)備。C訪問(wèn)存儲(chǔ)器的指令一定不能訪問(wèn)I/O設(shè)備。D在具有專門I/O指令的計(jì)算機(jī)中，I/O設(shè)備才可以單獨(dú)編址。29在各種I/O方式中，中斷方式的特點(diǎn)是_。ACPU與外設(shè)串行工作，傳送與主程序串行工作。BCPU與外設(shè)并行工作，傳送與主程序串行工作。CCPU與外設(shè)串行工作，傳送與主程序并行工作。DCPU與外設(shè)并行工作，傳送與主程序并行工作。30某計(jì)算機(jī)的控制器采用微程序控

12、制方式，微指令中的操作控制字段采用分段直接編碼法，共有26個(gè)微命令，構(gòu)成4個(gè)互斥類，分別包含3、5、12和6個(gè)微命令，則操作控制字段至少有_位。A4B12C15D26三、 簡(jiǎn)答題（滿分30分，每題5分）1什么是軟件與硬件的邏輯等效性，并舉出兩個(gè)實(shí)例。2畫(huà)出微程序控制器的構(gòu)成框圖，并說(shuō)明各部分的功能。3某四位加法器的四位進(jìn)位信號(hào)分別為C4、C3、C2、C1，低位來(lái)的信號(hào)為C0 ，請(qǐng)分別按下述兩種方式寫(xiě)出C4、C3、C2、C1的邏輯表達(dá)式。（1） 串行進(jìn)位方式 （2） 并行進(jìn)位方式4當(dāng)指令系統(tǒng)和數(shù)據(jù)通路結(jié)構(gòu)確定后，給出組合邏輯控制器的設(shè)計(jì)步驟。比較組合邏輯控制器和微程序控制器的特點(diǎn)。5以打印機(jī)輸出

13、為例說(shuō)明中斷的全過(guò)程，并比較中斷方式和DMA方式的特點(diǎn)。6比較Cache和虛擬存儲(chǔ)器，說(shuō)明它們的相似點(diǎn)與不同。四、 綜合題（共50分）1（6分）（1）定點(diǎn)補(bǔ)碼加減運(yùn)算溢出判斷的三種方法是什么？分別列出邏輯表達(dá)式并加以說(shuō)明。（2）已知機(jī)器字長(zhǎng)8位，x = - 0.0111100，y = +0.1100100，求x補(bǔ)，-x補(bǔ)，y補(bǔ)，-y補(bǔ)，x + y =？，x - y = ？要求給出運(yùn)算器的計(jì)算過(guò)程，并用溢出判別方法判斷結(jié)果是否溢出。2（4分）已知X=0.1010,Y=-0.1101,用原碼一位乘法計(jì)算X*Y=？其中寄存器、加法器的寬度均為4位，要求寫(xiě)出詳細(xì)計(jì)算過(guò)程與說(shuō)明。解:X原 = Y原 =

14、X*Y原 = X*Y = 實(shí)現(xiàn)的具體過(guò)程：C(進(jìn)位觸發(fā)器)P(部分積寄存器)Y(除數(shù)寄存器)說(shuō)明3（6分）已知 X = -0.0110101211，Y = 0.11001002-11（此處數(shù)均為二進(jìn)制）。浮點(diǎn)數(shù)階碼用4位移碼，尾數(shù)用8位補(bǔ)碼表示（含符號(hào)位），（1）寫(xiě)出X，Y的浮點(diǎn)數(shù)表示（要求格式： 數(shù)符 階碼 尾數(shù)）。（2）計(jì)算X+Y，要求給出運(yùn)算過(guò)程（舍入采用0舍1入法）。（3）如何判斷浮點(diǎn)補(bǔ)碼加減運(yùn)算是否溢出?并說(shuō)明發(fā)生溢出時(shí)如何處理？并判斷上述運(yùn)算結(jié)果是否溢出。4（7分）有一個(gè)全相聯(lián)Cache系統(tǒng)，Cache由8個(gè)塊構(gòu)成，CPU送出的主存地址流序列分別為：14、18、14、18、8、4、

15、8、10，求（1）每次訪問(wèn)后，Cache的地址分配情況。（2）當(dāng)Cache的容量換成4個(gè)塊，地址流為6、15、6、13、11、10、8、7時(shí)，求采用先進(jìn)先出替換算法的相應(yīng)地址分配和操作。5(3分)設(shè)指令字長(zhǎng)為16位, 每個(gè)操作數(shù)的地址碼為6位, 指令有零地址、一地址、二地址3種格式。（1）設(shè)指令系統(tǒng)的操作碼長(zhǎng)度和位置固定，若零地址指令有M種，一地址指令有N種，則二地址指令最多有幾種？（2）采用擴(kuò)展操作碼技術(shù)，二地址指令最多有幾種？（3）采用擴(kuò)展操作碼技術(shù)，若二地址指令有P條，零地址指令有Q條，則一地址指令最多有幾種？6（6分）設(shè)某機(jī)存儲(chǔ)字長(zhǎng)、指令字長(zhǎng)和機(jī)器字長(zhǎng)均相等，該機(jī)的指令格式如下： OP

16、5M3A8其中，A為形式地址，補(bǔ)碼表示（包括一位符號(hào)位）；M為尋址方式，M=0立即尋址；M=1直接尋址（此時(shí)A視為無(wú)符號(hào)數(shù)）；M=2間接尋址（此時(shí)A視為無(wú)符號(hào)數(shù)）；M=3變址尋址（A為位移量，變址寄存器為Rx）；M =4相對(duì)尋址。求：（1）該指令格式能定義多少種不同的操作？立即尋址操作數(shù)的范圍是多少？（2）寫(xiě)出各種尋址方式（M=1、2、3、4）計(jì)算有效地址的表達(dá)式。（3）當(dāng)M=1、2、4時(shí)，能訪問(wèn)的最大主存空間為多少機(jī)器字?7（8分）某半導(dǎo)體存儲(chǔ)器容量4K8位。其中固化區(qū)2K8位（低地址），用1K8位的EPROM芯片組成；隨機(jī)讀寫(xiě)區(qū)2K8位（高地址），由2K4位的SRAM芯片組成。地址總線A11A0，雙向數(shù)據(jù)總線D7D0，控制讀寫(xiě)。試問(wèn)：（1）數(shù)據(jù)緩沖寄存器多少位？地址寄存器多少位？（2）二種芯片各需多少片？求每片芯片的片選邏輯式與地址分配完成下表。（3）設(shè)計(jì)并完成該存儲(chǔ)器邏輯圖，注明芯片與地址總線、數(shù)據(jù)總線和信號(hào)線的聯(lián)結(jié)，并實(shí)現(xiàn)片選邏輯。芯片編號(hào)芯片類型芯片容量芯片地址片選邏輯表達(dá)式地址范圍1EPROM1KA9A0CS1=2CS2=3CS3=4CS4=邏輯圖：D7D4D3D0地址A11A08（10分）