第1章sopc技術(shù)概述.ppt

1、SOPC技術(shù)和應(yīng)用節(jié)目From Concept to System in Minutes，第一章SOPC技術(shù)概述，1.1電子系統(tǒng)設(shè)計的發(fā)展趨勢，電子系統(tǒng)設(shè)計的發(fā)展主要是微電子技術(shù)，集成到硅單元面積中的電晶體數(shù)量在增加。電腦技術(shù)硬件和軟件技術(shù)的發(fā)展促進了EDA技術(shù)的發(fā)展。1.1電子系統(tǒng)設(shè)計的發(fā)展趨勢、集成電路設(shè)計都從組件的物理布局設(shè)計開始，促進EDA技術(shù)發(fā)展的集成電路單元庫、集成電路設(shè)計進入邏輯水平，大力推動IC產(chǎn)業(yè)發(fā)展。電子系統(tǒng)通過IC之間的技術(shù)(如PCB板)相互連接。PCB板的IC籌碼之間的連接延遲、PCB板的可靠性、PCB板的尺寸等因素都會對系統(tǒng)的整體性能造成重大限制。由IC互連組成的嵌入

2、式系統(tǒng)設(shè)計：1.1電子系統(tǒng)設(shè)計的發(fā)展趨勢，由IC互連組成的系統(tǒng)設(shè)計和工藝EDA技術(shù)SOC片上系統(tǒng)SOC意味著將完整產(chǎn)品的功能集成到一個籌碼或芯片組中。SOC是基于智能屬性(IP)核心，使用硬件描述語言、基于電腦的EDA工具開發(fā)的，作為對系統(tǒng)功能和結(jié)構(gòu)的描述。SOC設(shè)計可以綜合考慮整個系統(tǒng)的情況，從而獲得更高的系統(tǒng)性能。SOC的出現(xiàn)是電子系統(tǒng)設(shè)計領(lǐng)域的一場革命，其影響將是廣泛的、廣泛的。由SOC組成的嵌入式系統(tǒng)設(shè)計：1.2基本概念，IC:集成電路。ASIC:專用集成電路。通用集成電路：FPGA、CPLD等。SOC:專用集成電路。1.2基本概念、SOC: CPU、存儲、硬件加速設(shè)備(AV處理器、D

3、SP、浮點處理器等)、通用I/o(GPIO)、UART介面和CPU，SOC包括大腦、心臟、眼睛和手)，1.2基本概念，構(gòu)建SOC系統(tǒng)的重要特征：使用可重復(fù)使用的IP縮短系統(tǒng)構(gòu)建產(chǎn)品的開發(fā)周期，降低開發(fā)的復(fù)雜性?？芍貜?fù)使用的IP包括特殊的專用IP，如庫、宏和通信介面IP，以及I/o介面IP。每個開發(fā)人員開發(fā)的微處理器IP(例如，ARM的RISC體系結(jié)構(gòu)的ARM核心)。SOC嵌入式系統(tǒng)是微處理器IP和部分周邊IP集成的總和。1.2基本概念，SOC尋求以嵌入式系統(tǒng)為中心、軟件、硬件集成、最高集成是追求電子系統(tǒng)設(shè)計的必然趨勢和最終目標，是現(xiàn)代電子系統(tǒng)設(shè)計的最佳方案。SOC是一個系統(tǒng)集成芯片，可實現(xiàn)系統(tǒng)

4、功能的完全硬件或硬件和軟件協(xié)作?，F(xiàn)在SOC主要指后者。1.2基本概念，SOC的問題：SoC的初衷是好的，但實際上缺乏好的解決方案?；贏SIC實施SoC系統(tǒng)，因此設(shè)計周期長、成本高、成功率高、產(chǎn)品無法修改，系統(tǒng)靈活性差，學(xué)術(shù)研究機關(guān)、中小企業(yè)往往難以承受。但是，SoC通過以系統(tǒng)為中心、基于IP核心的多階段、高度重復(fù)使用，實現(xiàn)了硬件和軟件的完美結(jié)合。1.2基本概念，SOPC system on a programmable chip(SOPC system on a programmable chip)SOPC是靈活高效的SoC解決方案。將處理器、存儲、I/o通信端口、LVDS等系統(tǒng)所需的功能模

5、塊集成到PLD設(shè)備中，以配置可編程片上系統(tǒng)。PLD和SOC技術(shù)融合的結(jié)果。因為是可編程系統(tǒng)，所以具有靈活的設(shè)計方法、可折疊、可擴展、可升級、硬件和軟件可編程功能。牙齒PLD可重新配置的基于SoC的設(shè)計技術(shù)可以保持SoC以系統(tǒng)為中心、基于IP模塊的多層、高重用功能，同時還具有較短的設(shè)計周期、小風(fēng)險投資和低設(shè)計成本的優(yōu)點。與ASIC定制技術(shù)相比，F(xiàn)PGA是一種通用設(shè)備，通過整合、分析和減少設(shè)計軟件，為必要的嵌入式系統(tǒng)重新配置提供了靈活性。1.2基本概念，Intellectual Property(IP)是知識產(chǎn)權(quán)縮寫，SOC和SOPC都是基于集成電路IP核心設(shè)計的。集成電路IP是相對獨立、可重復(fù)使

6、用的電路模塊或子系統(tǒng)，如字典設(shè)計、字典驗證、行業(yè)公認的設(shè)計規(guī)范和設(shè)計標準、CPU、運算符等。集成電路IP模塊具有知識含量高、占用籌碼面積小、運行速度快、功耗低、工藝容錯大等特點，具有可重用性，可以重復(fù)用于SOC、SOPC或復(fù)雜的ASIC設(shè)計。1.2基本概念，軟核心IP軟核心通常以HDL文本提交給用戶，并經(jīng)過RTL級設(shè)計最優(yōu)化和功能驗證，但不包含具體的物理信息。這使用戶可以集成正確的門電路級設(shè)計電路表，進行后續(xù)結(jié)構(gòu)設(shè)計，并通過EDA集成工具輕松與其他外部邏輯網(wǎng)絡(luò)進行合成。設(shè)計為各種半導(dǎo)體工藝，各種性能的裝置。軟IP內(nèi)核也稱為虛擬組件(VC-Virtual Component)。1.2基本概念，硬

7、核IP硬核是基于半導(dǎo)體工藝的物理設(shè)計，通過已固定的拓撲布局和特定工藝、工藝驗證，提供了可靠的性能。提供給用戶的格式是電路物理結(jié)構(gòu)遮罩板和完整的工藝文檔，是可以使用的整體技術(shù)。固體核IP固體核的設(shè)計程度介于軟核和硬核之間，除了完成軟核的所有設(shè)計外，還完成了門級電路合成和時序模擬等設(shè)計過程。通常作為門級電路網(wǎng)絡(luò)表提供給用戶。1.2基本概念，SOPC設(shè)計有嵌入式微處理器IP軟核和硬核兩種?；贔PGA內(nèi)置IP硬內(nèi)核的SOPC系統(tǒng)將嵌入式系統(tǒng)處理器、ARM或其他微處理器知識產(chǎn)權(quán)內(nèi)核預(yù)移植到FPGA中，然后使用FPGA的可編程邏輯資源和IP內(nèi)核實現(xiàn)其他外圍設(shè)備和接口。這使得FPGA的靈活硬件設(shè)計和實施與

8、處理器強大的計算功能很好地協(xié)調(diào)。1.2基本概念基于嵌入式IP硬內(nèi)核的SOPC系統(tǒng)有以下缺點：1.第三方公司經(jīng)常發(fā)生這種硬內(nèi)核，F(xiàn)PGA供應(yīng)商必須支付知識產(chǎn)權(quán)費用，因此FPGA部件價錢數(shù)字相對較高。2.由于硬件核心是預(yù)移植的，設(shè)計人員不能根據(jù)實際需要更改處理器結(jié)構(gòu)(如總線寬度、介面方法等)，也不能通過命令形成由FPGA邏輯資源組成的硬件模塊，從而形成嵌入式嵌入式系統(tǒng)硬件加速模塊。1.2基本概念，3實際上不能在同一FPGA中使用多個處理器內(nèi)核。4.無法裁剪處理器硬件資源以降低FPGA成本。5.只能在特定的FPGA上使用硬內(nèi)核。1.2基本概念，基于FPGA嵌入式IP軟核心的SOPC系統(tǒng)可以解決基于硬

9、核心的SOPC的缺點。目前最具代表性的軟核嵌入式系統(tǒng)處理器：Altera的NIOS和Nios II Xilinx的MicroBlaze，1.3 Nios II軟核簡介，Nios II是2004年六月Altera退出的第二代軟核處理器。與Nios相比，Nios II性能更高，F(xiàn)PGA占用的資源更少，相應(yīng)的開發(fā)環(huán)境進一步發(fā)展，用戶可用的資源更多。Nios II系列32位RISC嵌入式處理器提供超過200個dmip性能，在FPGA中實施成本僅為35美分。軟內(nèi)核形式的處理器靈活性高，允許您從多種系統(tǒng)設(shè)置組合中進行選擇，以實現(xiàn)性能、功能和成本目標。Nios II處理器設(shè)計使用戶可以避免產(chǎn)品進入市場、產(chǎn)品

10、生命延續(xù)和處理器過時。1.3 Nios II軟核簡介，1 .定制Nios II處理器和開發(fā)人員不限于字典構(gòu)建的處理器技術(shù)，而是根據(jù)他們自己的標準定制處理器的需要，選擇合適的外圍設(shè)備、存儲和界面。用戶可以輕松集成自己的獨特功能，從而在設(shè)計中獲得獨特的競爭優(yōu)勢。Nios II具有完整的自定義和重新配置功能，可滿足當(dāng)前和未來的需要。1.3 Nios II軟內(nèi)核簡介，Nios II中的自定義Nios II處理器套件分別包含用于價錢和性能的3茄子內(nèi)核速度(Nios II/f)、標準(Nios II/s)和經(jīng)濟性(Nios II/e)牙齒，1.3 Nios II軟核簡介，1.3 Nios II軟核簡介，外

11、圍設(shè)備定制1。Nios II開發(fā)包括通用外圍設(shè)備和介面庫。2.您可以使用SOPC Builder軟件中的用戶邏輯介面向?qū)?chuàng)建自定義外圍設(shè)備，并將其集成到Nios II處理器系統(tǒng)中。SOPC Builder允許用戶組合Altera FPGA在現(xiàn)有處理器中無法實現(xiàn)的嵌入式處理器配置。1.3 Nios II軟內(nèi)核簡介，可用于設(shè)計的某些外圍設(shè)備，1.3 Nios II軟內(nèi)核簡介，其次，系統(tǒng)性能可配置用戶需要的處理器，必須能夠滿足當(dāng)前和未來的設(shè)計性能要求。Nios II設(shè)計人員需要添加多個Nios II CPU、自定義指令集和硬件加速器，以實現(xiàn)新的性能目標。Nios II處理器(NIOS ii)可以通過

12、Avalon交換體系結(jié)構(gòu)調(diào)整系統(tǒng)性能，Altera專有互連技術(shù)支持多種并行數(shù)據(jù)通道。1.3 Nios II軟核心簡介，使用者可在FPGA內(nèi)實作多個處理器核心，將多個Nios II/f核心整合至單一裝置，獲得更高的效能。Nios II的IDE開發(fā)支持在單個FPGA上進行此類多處理器開發(fā)，或支持多個FPGA共享一個JTAG鏈。1.3 Nios II軟核心簡介，Avalon交換體系結(jié)構(gòu)Avalon交換體系結(jié)構(gòu)，通過多通道數(shù)據(jù)并行處理提供卓越的系統(tǒng)吞吐量。SOPC Builder自動生成的Avalon交換體系結(jié)構(gòu)已針對系統(tǒng)處理器和外圍設(shè)備的專用互連要求進行了優(yōu)化。1.3 Nios II軟核心簡介，在現(xiàn)

13、有總線結(jié)構(gòu)中，單總線仲裁器控制總線主機和從屬服務(wù)器之間的通信。每個總線主機啟動總線控制請求，總線仲裁員向該主機授予訪問總線權(quán)限。如果多個主機同時嘗試總線訪問，總線仲裁員將根據(jù)固定的總經(jīng)理規(guī)則集將總線資源分配給主機。由于每次只有一臺主機可以使用總線訪問和總線資源，因此可能會出現(xiàn)帶寬瓶頸。1.3 Nios II軟核心簡介、1.3 Nios II軟核心簡介、Avalon交換體系結(jié)構(gòu)，以及多主機體系結(jié)構(gòu)，可提高系統(tǒng)帶寬并消除帶寬瓶頸。使用Avalon交換體系結(jié)構(gòu)，每個總線主機都有專用的互連，因此總線主機只需搶占孔劉從屬設(shè)備，而不是總線本身。每當(dāng)系統(tǒng)加入模塊或更改外圍設(shè)備訪問優(yōu)先級時，SOPC Buil

14、der都會利用最小的FPGA資源生成新的最佳Avalon交換體系結(jié)構(gòu)。1.3 Nios II軟核心簡介，Avalon交換體系結(jié)構(gòu)支持多種系統(tǒng)體系結(jié)構(gòu)(例如單主機/多主機系統(tǒng))，以便在外圍設(shè)備和性能最佳的數(shù)據(jù)通道之間無縫傳輸數(shù)據(jù)。Avalon交換體系結(jié)構(gòu)還支持您設(shè)計的非籌碼處理器和外圍設(shè)備。1.3 Nios II軟內(nèi)核簡介、自定義命令Nios II處理器自定義命令擴展了CPU命令集，并加快了時間要求嚴格的軟件執(zhí)行，從而使開發(fā)人員可以提高系統(tǒng)性能。使用自定義命令可以獲得傳統(tǒng)處理器系統(tǒng)無法實現(xiàn)的最佳系統(tǒng)性能。Nios II處理器系列支持多達256個自定義命令，通?？杉涌煊糜谲浖嵤┑倪壿嫼蛷?fù)雜數(shù)學(xué)算

15、法的速度。例如，在64K字節(jié)緩沖區(qū)中執(zhí)行循環(huán)冗余編碼計算的邏輯模塊提供了比軟件快27倍的自定義命令。Nios II處理器支持固定和可變周期操作，該操作將用戶邏輯作為自定義命令輸入系統(tǒng)，自動生成易于在開發(fā)人員代碼中使用的軟件宏功能。1.3 Nios II軟核心簡介、自定義說明、1.3 Nios II軟核心簡介、專用硬件加速器在FPGA中充當(dāng)自定義處理器，支持CPU同時處理多個數(shù)據(jù)塊。使用硬件加速器處理64K字節(jié)緩沖區(qū)的循環(huán)冗余編碼實例比軟件速度快530倍。SOPC Builder包含輸入向?qū)?，可幫助開發(fā)人員在系統(tǒng)中引入邏輯和DMA通道。1.3 Nios II軟核簡介，硬件加速，1.3 Nios

16、II軟核簡介，3，要延長產(chǎn)品生命周期以實現(xiàn)成功的產(chǎn)品，必須盡快加強市場、功能以延長使用時間，防止處理器老化。用戶可以在短時間內(nèi)將Nios II嵌入式處理器從初始概念構(gòu)想轉(zhuǎn)換為系統(tǒng)?；谘例XNios II處理器的系統(tǒng)具有永久免版稅的設(shè)計許可證，完全可以經(jīng)受時間測試。此外，通過在FPGA中實施軟核處理器，現(xiàn)場硬件和軟件升級的實施也很簡單。產(chǎn)品符合最新規(guī)格，具有最新功能。1.3 Nios II軟核心簡介，當(dāng)今嵌入式設(shè)計工程師：尋找可實現(xiàn)功能、成本、性能和生命周期完美組合的處理器。這會影響產(chǎn)品開發(fā)，新產(chǎn)品發(fā)布。也有可能再次選擇開發(fā)平臺的情況。Altera NiosII處理器產(chǎn)品具有完全可定制的功能和性

17、能、低產(chǎn)品和實施成本、易用性、適應(yīng)性和老化等優(yōu)點，完全適合任何設(shè)計。介紹1.3 Nios軟內(nèi)核，加速整個開發(fā)工具包的上市時間，幫助Altera全體硬件和軟件開發(fā)工具用戶在極短的時間內(nèi)創(chuàng)建功能強大的Nios II處理器系統(tǒng)。從概念創(chuàng)建到設(shè)計調(diào)試，Altera提供了您盡快發(fā)布產(chǎn)品所需的所有工具。可升級性使用Nios II處理器SOPC產(chǎn)品的一個獨特優(yōu)勢是硬件升級功能。即使產(chǎn)品已經(jīng)提供給客戶，也可以定期升級。1.3 Nios II軟內(nèi)核簡介，低成本Cyclone系列的FPGA是當(dāng)前ASIC應(yīng)用程序的低成本替代方案，與當(dāng)前ASIC相比，用戶的大量應(yīng)用程序相當(dāng)價錢。此外，選擇了FPGA設(shè)計并計劃批量生產(chǎn)后，您可以將其移植到Altera的HardCopy(結(jié)構(gòu)化ASIC)設(shè)備上，以降低成本并提高功能。Altera還提供了Nios II處理器ASIC制造許可證，允許您將Nios