集成電路后端設(shè)計簡介.ppt

1、集成電路后端設(shè)計簡介,第一部分簡單導(dǎo)言,集成電路的發(fā)展,集成電路（IC：Integrated Circuit）是指通過一系列特定的加工工藝，將晶體管、二極管等有源器件和電阻、電容、電感等無源器件，按照一定的電路互連，“集成”在一塊半導(dǎo)體晶片上，并封裝在一個外殼內(nèi)，執(zhí)行特定電路或系統(tǒng)功能的一種器件。 1965年，Intel公司創(chuàng)始人之一的Gorden E. Moore博士在研究存貯器芯片上晶體管增長數(shù)的時間關(guān)系時預(yù)測，芯片上晶體管數(shù)目每隔18個月翻一番或每三年翻兩番，這一關(guān)系被稱為摩爾定律(Moores Law),集成電路的分類,集成電路設(shè)計方法,全定制方法（Full-Custom Design

2、 Approach） 適用于要求得到最高速度、最低功耗、最省面積和最高成品率的芯片設(shè)計 完全是由用戶設(shè)計師根據(jù)所選定的生產(chǎn)工藝按自己的要求獨立地進(jìn)行集成電路產(chǎn)品設(shè)計，這樣可以使所設(shè)計的電路具有盡可能高的工作速度、盡可能小的芯片面積和滿意的封裝 針對每個晶體管進(jìn)行電路參數(shù)和版圖優(yōu)化，以獲得最佳的性能(包括速度和功耗)以及最小的芯片面積。由于這種設(shè)計方法版圖布局和布線都要用人工布置得盡可能緊湊，所以設(shè)計過程要花費大量的人力物力和時間。不僅開始設(shè)計時如此，檢驗和改正設(shè)計錯誤也是非常艱巨的工作 半定制方法（Semi-Custom Design Approach） 是一種庫單元設(shè)計方法 各個單元具有同一

3、高度(指版圖尺寸)，但寬度不等。單元本身經(jīng)過精心設(shè)計，并完成了設(shè)計規(guī)則檢查和電學(xué)性能驗證 設(shè)計者將所需要的單元從標(biāo)準(zhǔn)單元庫中調(diào)出來，并排列成行，行間留有可調(diào)整的布線通道。再按設(shè)計電路的功能要求將各內(nèi)部單元以及輸入/輸出單元連接起來，就得到所需的芯片版圖,第二部分CMOS原理,MOS晶體管的基本結(jié)構(gòu),MOS（金屬-氧化物-半導(dǎo)體）場效應(yīng)晶體管，簡稱為MOS管（或器件），其核心結(jié)構(gòu)是由導(dǎo)體、絕緣體與構(gòu)成管子襯底的摻雜半導(dǎo)體這三層材料疊在一起組成的。 根據(jù)形成導(dǎo)電溝道的載流子的類型，MOS管被分為NMOS和PMOS。MOS晶體管實際是由兩個PN結(jié)和一個柵電容組成的，包括Cgs、Cgd、 Cgb。 在

4、MOS結(jié)構(gòu)中，柵極為控制電極，它控制著漏和源之間溝道的電流。 早期的柵極材料采用的就是良導(dǎo)體金屬鋁。 當(dāng)代先進(jìn)的MOS工藝都采用多晶硅作為柵極導(dǎo)電材料。 所謂的CMOS則表示這樣一種工藝和電路，其中nMOS和pMOS兩種類型的MOS管制作在同一芯片上。,N型MOS管物理結(jié)構(gòu)和電路符號,P型MOS管物理結(jié)構(gòu)和電路符號,MOS晶體管的基本工作原理,從漏到源是兩個背對背的二極管。它們之間所能流過的電流就是二極管的反向漏電流。 如果把源漏和襯底接地，在柵上加一足夠高的正電壓，從靜電學(xué)的觀點看，這一正的柵電壓將要排斥柵下的P型襯底中的可動的空穴電荷而吸引電子。 引起溝道區(qū)產(chǎn)生強表面反型的最小柵電壓，稱為

5、閾值電壓VT。,MOS晶體管的基本工作原理,根據(jù)閾值電壓不同，常把MOS器件分成增強型和耗盡型兩種器件。對于N溝MOS器件而言，將閾值電壓VT0的器件稱為增強型器件，閾值電壓VT0的器件，稱為耗盡型器件。 PMOS器件和NMOS器件在結(jié)構(gòu)上是一樣的，只是源漏襯底的材料類型和NMOS相反，工作電壓的極性也正好相反。,MOS晶體管性能分析,(a) VgsVT, Vds=0V,(b) VgsVT, VdsVgs-VT,(c) VgsVT, VdsVgs-VT,MOS晶體管性能分析,在電學(xué)上MOS管作為一種電壓控制的開關(guān)器件。 當(dāng)柵-源電壓Vgs等于開啟電壓VT時，該器件開始導(dǎo)通。當(dāng)源-漏間加一電壓V

6、ds以及 Vgs = VT時，由于源-漏電壓和柵-襯底電壓而分別產(chǎn)生的電場水平和垂直分量的作用，沿著溝道就出現(xiàn)了導(dǎo)電。源-漏電壓（即Vds0）所產(chǎn)生的電場水平分量起著使電子沿溝道向漏極運動的作用。隨著源-漏電壓的增加，沿溝道電阻的壓降會改變溝道的形狀,MOS晶體管性能分析,（3）當(dāng)有效柵電壓（VgsVT）比漏極電壓大時，隨著Vgs的增加，溝道變得更深，這時溝道電流Ids既是柵極電壓也是漏極電壓的函數(shù)，習(xí)慣上稱這個區(qū)域為“線性”區(qū)，或“電阻”區(qū)，或“非飽和”區(qū)。 （4）如果Vds大于VgsVT；即，當(dāng)VgdVT（Vgd為柵-漏電壓）時，溝道不再伸展到漏極，處于夾斷狀態(tài)。在這種情況下，導(dǎo)電是由于正

7、漏極電壓作用下電子的漂移機理所引起的。,MOS晶體管性能分析,（5）在電子離開溝道后，電子注入到漏區(qū)耗盡層中，接著向漏區(qū)加速。溝道夾斷處的電壓降不變，保持在VgsVT，這種情況為“飽和”狀態(tài)。這時溝道電流受柵極電壓控制，幾乎與漏極電壓無關(guān)。 （6）影響源極流向漏極（對于給定的襯底電阻率）的漏極電流Ids大小的因素有： 1、源、漏之間的距離； 2、溝道寬度； 3、開啟電壓VT； 4、柵絕緣氧化層的厚度； 5、柵絕緣層的介電常數(shù)； 6、載流子（電子或空穴）的遷移率。,MOS晶體管性能分析,一個MOS管的正常導(dǎo)電特性可分為以下幾個區(qū)域： （1）“夾斷”區(qū)：這時的電流是源漏間的泄漏電流； （2）“線性

8、”區(qū)：弱反型區(qū)，這時漏極電流隨柵壓線性增加； （3）“飽和”區(qū)：溝道強反型，漏極電流與漏極電壓無關(guān)。 當(dāng)漏極電壓太高時，會發(fā)生稱為雪崩擊穿或穿通的非正常導(dǎo)電情況。在這兩種情況中，柵極電已不能對漏極電流進(jìn)行控制。,MOS晶體管性能分析,描述NMOS器件在三個區(qū)域中性能的理想表達(dá)式為： 0 （a）截止區(qū) Ids VgsVT0 （b）線性區(qū) 0VgsVT Vds （c）飽和區(qū),MOS器件電壓-電流特性,N型MOS管和P型MOS管工作在線性區(qū)和飽和區(qū)時的電壓-電流特性曲線：,簡單MOS管的工藝步驟,Al柵工藝 Si柵工藝（自對準(zhǔn)）,Al柵工藝（以NMOS為例）,（1）一次氧化 （2）S、D區(qū)擴散、氧化

9、 （3）光刻柵區(qū) （4）柵氧化 （5）光刻引線孔 （6）蒸鋁、反刻、合金化,Si柵工藝（以NMOS為例）,（1）一次氧化 （8）光刻引線孔 （2）光刻有源區(qū) （9）蒸鋁、反刻、合金化 （3）柵氧化 （4）生長多晶硅 （5）光刻柵極 （6）S、D摻雜 （7）氧化,第三部分簡單門電路的版圖繪制,CMOS反相器的工作原理,CMOS反相器是CMOS門電路中最基本的邏輯部件，大多數(shù)的邏輯門電路均可通過等效反相器進(jìn)行基本設(shè)計，再通過適當(dāng)?shù)淖儞Q，完成最終設(shè)計。所以，基本反相器的設(shè)計就成為邏輯部件設(shè)計的基礎(chǔ)。,CMOS反相器電路圖,它由一個NMOS晶體管和PMOS晶體管配對構(gòu)成，兩個器件的漏極相連作為輸出，柵

10、極相連作為輸入。NMOS晶體管的襯底與它的源極相連并接地，PMOS晶體管的襯底與它的源極相連并接電源。,CMOS反相器器件物理結(jié)構(gòu)剖面圖,圖中在N型硅襯底上專門制作一塊P型區(qū)域，用來制作NMOS管，在N型襯底上制作PMOS管。為了防止源/漏區(qū)域襯底出現(xiàn)正偏置，通常N型襯底要借電路中的最低電位，N阱應(yīng)接電路中最高的電位。為保證電位接觸良好，必須形成歐姆接觸，在接觸點采用重?fù)诫s結(jié)構(gòu)。,CMOS反向器的工作原理,如果分別定義n溝道和p溝道晶體管的閾值電壓為VTn (如0.7V)和VTp (如0.7V)。在Vi0時，因為Vi0.7V，n溝道晶體管截止；但因為Vi0VTp ( 0.7V)，故p溝道晶體管

11、導(dǎo)通，所以Vo=VDD。當(dāng)Vi升高使得n溝道晶體管的柵極電壓超過VTn時，它開始導(dǎo)通，其電流流過P溝道晶體管。若再繼續(xù)增加Vi，將使P溝道器件的柵源之間電壓接近于P溝道閾值電壓VTp，甚至低于VTp，最后導(dǎo)致它截止，此時ViVDD ,Vo=VSS（0V）。值得指出的是，任一種邏輯狀態(tài)，不管是Vi為VDD或為VSS，兩個晶體管必有一個截止。因此，在任一邏輯狀態(tài)下，只有非常小的電流從VDD流向VSS，所以耗電很少。對高密度應(yīng)用來說，CMOS的低功耗是它最重要的優(yōu)點。,垂直走向MOS管結(jié)構(gòu),水平走向MOS管結(jié)構(gòu),金屬線從管子中間穿過的水平走向MOS管結(jié)構(gòu),金屬線從管子上下穿過的水平走向MOS管結(jié)構(gòu),

12、有多晶硅線穿過的垂直走向MOS管結(jié)構(gòu),與非門和或非門電路,二輸入與非門 電路圖如下：,與非門和或非門電路,與非門工作原理： 對于與非門，當(dāng)INA（INB）為低電平時，M2（M1）導(dǎo)通，M3（M4）截止，形成從VDD到輸出OUT的通路，阻斷了OUT到地的通路。這時相當(dāng)于一個有限的PMOS管導(dǎo)通電阻（稱為上拉電阻）和一個無窮大的NMOS管的截止電阻（盡管有一個NMOS管在導(dǎo)通態(tài)，但因為串聯(lián)電阻值取決于大電阻，從OUT看進(jìn)去的NMOS管電阻仍是無窮大）的串聯(lián)分壓電路，輸出為高電平（VDD）。如果INA和INB均為高電平，使得兩個NMOS管均導(dǎo)通，兩個PMOS管均截止，形成了從OUT到地的通路，阻斷了

13、OUT到電源的通路，呈現(xiàn)一個有限的NMOS導(dǎo)通電阻（稱為下拉電阻，其值為單個NMOS管導(dǎo)通電阻的兩倍）和無窮大的PMOS管截止電阻的分壓結(jié)果，輸出為低電平。,與非門和或非門電路,二輸入或非門電路圖如下：,與非門和或非門電路,或非門工作原理： 對于或非門，由類似的分析可知，當(dāng)INA和INB同時為低電平時，分壓的結(jié)果使得輸出為高電平，當(dāng)INA和INB有一個為高電平或兩個都為高電平時，MOS管電阻分壓的結(jié)果是輸出為低電平。只不過兩個NMOS管全導(dǎo)通時（并聯(lián)關(guān)系）的等效下拉電阻是單管導(dǎo)通電阻的一半。,與非門和或非門版圖,與非門版圖：,與非門和或非門版圖,或非門版圖：,CMOS傳輸門,CMOS傳輸門電路

14、圖：,CMOS傳輸門,CMOS傳輸門工作原理： 從MOS晶體管的基本工作原理我們已經(jīng)知道：當(dāng)MOS管的表面形成導(dǎo)電溝道后, 器件源漏極之間就呈現(xiàn)低電阻連通；反之，如果MOS管截止，器件的源漏就呈現(xiàn)高電阻斷開，因此MOS器件是一個典型的開關(guān)。當(dāng)開關(guān)打開的時候，就可以進(jìn)行信號傳輸，這時將它們稱為傳輸門。,CMOS傳輸門,CMOS傳輸門工作原理： 在圖中的CMOS傳輸門采用了P管和N管對，控制信號和C分別控制P管和N管，使兩管同時關(guān)斷和開通。由于PMOS管對輸入信號S高電平的傳輸性能好，而NMOS管對輸入信號S低電平的傳輸性能好，從而使信號S可以獲得全幅度的傳送而沒有電平損失。,CMOS傳輸門,CM

15、OS傳輸門版圖：,驅(qū)動電路,任何一個邏輯門都有一定的驅(qū)動能力，當(dāng)它所要驅(qū)動的負(fù)載超過了它的能力，就將導(dǎo)致速度性能的嚴(yán)重退化。設(shè)計者可根據(jù)負(fù)載大小以及脈沖邊沿的要求決定驅(qū)動級器件尺寸，如果驅(qū)動級尺寸很大且和前級功能電路的驅(qū)動能力不相匹配，應(yīng)該在兩者之間加一些緩沖級，以達(dá)到最佳匹配。 由于驅(qū)動電路的管子W/L較大，所以往往采用折線柵和并聯(lián)管子的方法以減少面積。下圖就是驅(qū)動電路常用的一個大寬長比的非門版圖。,驅(qū)動電路,大寬長比非門版圖：,IO單元、無源器件及互連線的設(shè)計,任何一種設(shè)計技術(shù)，版圖結(jié)構(gòu)都需要焊盤輸入/輸出單元（I/OPAD）。承擔(dān)輸入、輸出信號接口的I/O單元就不再僅僅是焊盤（Pad），

16、而是具有一定功能的功能塊。這些功能塊擔(dān)負(fù)著對外的驅(qū)動，內(nèi)外的隔離、輸入保護或其他接口功能。,輸入電路,輸入單元主要承擔(dān)對內(nèi)部電路的保護，一般認(rèn)為外部信號的驅(qū)動能力足夠大，輸入單元不必具備再驅(qū)動功能。因此，輸入單元的結(jié)構(gòu)主要是輸入保護電路。 一般來講輸入電路是由壓焊快(PAD)、電阻R、兩個二極管和反相器組成。,輸入電路,（1）通過D1、D2兩個二極管使得輸入管信號被鉗制在GND-0.7vVDD+0.7v之間。 （2）D1稱為上拉二極管，相對電源起到保護作用。 （3）D2稱為下拉二極管，相對地起到保護作用。,輸出電路,輸出單元的主要任務(wù)是提供一定的驅(qū)動能力，防止內(nèi)部邏輯過負(fù)荷而損壞。另一方面，輸

17、出單元還承擔(dān)了一定的邏輯功能，單元具有一定的可操作性。與輸入電路相比，輸出單元的電路形式比較多 輸出電路一般由一級或兩級反相器組成,輸出電路,一級反相：顧名思義，反相輸出就是內(nèi)部信號經(jīng)反相后輸出。這個反相器除了完成反相的功能外，另一個主要作用是提供一定的驅(qū)動能力。 構(gòu)成這個反相器版圖的NMOS和PMOS管的尺寸應(yīng)該比較大。,輸出電路,二級反相：也就是由兩個反相器，內(nèi)部信號是同相輸出的。,無源器件,1、集成電阻 2、集成電容,互連線,1、金屬線互連 金屬線互連主要用于傳輸電流密度大的地方。 在版圖中遠(yuǎn)距離連線采用的是金屬線，電源線和地線一般也采用金屬連線。 2、擴散區(qū)連線 擴散區(qū)連線僅限于短而寬

18、的連線。 3、多晶硅連線 多晶硅連線也僅限于短而寬的連線。,第四部分版圖幾何設(shè)計規(guī)則,版圖幾何設(shè)計規(guī)則,版圖幾何設(shè)計規(guī)則可看作是對光刻掩模版制備要求。 一般來講，設(shè)計規(guī)則反映了性能和成品率之間可能的最好的折衷。規(guī)則越保守，能工作的電路就越多(即成品率越高)；然而，規(guī)則越富有進(jìn)取性，則電路性能改進(jìn)的可能性也越大，這種改進(jìn)可能是以犧牲成品率為代價的。,版圖幾何設(shè)計規(guī)則,（1）微米規(guī)則 （2）規(guī)則,版圖幾何設(shè)計規(guī)則,大部分設(shè)計規(guī)則都可以歸納入以下描述的四種規(guī)則之一。 （1）最小寬度 （2）最小間距 （3）最小包圍 （4）最小延伸,版圖幾何設(shè)計規(guī)則,設(shè)計規(guī)則（硅柵）舉例：,版圖幾何設(shè)計規(guī)則,版圖幾何設(shè)

19、計規(guī)則,版圖幾何設(shè)計規(guī)則,版圖幾何設(shè)計規(guī)則,版圖幾何設(shè)計規(guī)則,版圖幾何設(shè)計規(guī)則,第五部分版圖設(shè)計流程,版圖設(shè)計是制造集成電路的基礎(chǔ)。計算機輔助的版圖設(shè)計將電路中所有元器件及其相互連接轉(zhuǎn)換成能進(jìn)行芯片光刻加工、正確可靠的掩模圖形數(shù)據(jù)。專門的掩模制備公司利用所提供的數(shù)據(jù)，制備出符合流片需要的多層掩模。,版圖設(shè)計,版圖的構(gòu)成 （1）版圖由多種基本的幾何圖形所構(gòu)成。 （2）常見的幾何圖形有：矩形（rectangle）、多邊形（polygon）、等寬線(path和wire)、圓形（circle）等。 （3）版圖設(shè)計軟件常采用兩種長度單位用戶單位或數(shù)據(jù)單位。用戶單位以長度的自然單位為單位，如以m或mil為

20、單位。數(shù)據(jù)單位則以數(shù)據(jù)庫中所使用的長度單位為單位。 （4）在版圖設(shè)計中所使用圖形編輯器，可以在終端上實現(xiàn)版圖的制作、修改和編輯管理。,版圖設(shè)計,版圖布局布線 （1）布局就是將組成集成電路的各部分合理地布置在芯片上。布局是一個嵌套的過程。 （2）布局有層次，即器件級的布局、基本單元級的布局，功能塊級的布局。 （3）布線就是按電路圖給出的連接關(guān)系，在版圖上布置元器件之間、各部分之間的連接。,版圖設(shè)計,單元和單元庫的建立 （1）在版圖設(shè)計階段，無論是全定制還是半定制版圖設(shè)計一定都會用到單元或單元庫。 （2）單元庫實際上包含了四種符號： 符號(symbol view) 抽象圖(abstract view) 線路圖(schematic view) 版圖(layout view),版圖設(shè)計,單元和單元庫的建立 （3）每一單元庫都應(yīng)與一定的工藝數(shù)據(jù)相聯(lián)系，這些數(shù)據(jù)放在所謂的“工藝文件” (Technology File)中，無論是建立標(biāo)準(zhǔn)單元庫還是在布局布線階段，都要用到Technology File,版圖設(shè)計,單元和單元庫的建立 （4）Technology File定義設(shè)計所需的全部物理信息，其中包括： 各層的顏色、線型、顯示或繪圖設(shè)備；