高吞吐量低存儲(chǔ)量的ldpc碼譯碼器fpga實(shí)現(xiàn)_W

1、2008年6月西安電子科技大學(xué)學(xué)報(bào)(自然科學(xué)版)Jun,2008 第35卷第3期JoURNAL oF XIDIAN UNIVERSITYV0135 NO3 高吞吐量低存儲(chǔ)量的LDPC碼譯碼器FPGA實(shí)現(xiàn) 張桂華1，張善旭2，李穎2 (1西安電子科技大學(xué)電子工程學(xué)院，陜西西安710071； 2西安電子科技大學(xué)綜合業(yè)務(wù)網(wǎng)理論及關(guān)鍵技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室，陜西西安710071) 摘要：針對(duì)規(guī)則(r，c)一LDPC碼，設(shè)計(jì)了一種基于Turbo結(jié)構(gòu)的FPGA譯碼實(shí)現(xiàn)算法，采用多路并行譯單 幀數(shù)據(jù)，多幀并行譯碼的結(jié)構(gòu)，具有收斂速度快和存儲(chǔ)量低的特點(diǎn)為實(shí)現(xiàn)多路并行譯單幀數(shù)據(jù)，首先將LDPC碼劃分成幾個(gè)超碼，并對(duì)

2、每個(gè)超碼內(nèi)的單校驗(yàn)碼采用并行BCJR算法同時(shí)，為簡(jiǎn)化并行BCJR譯碼時(shí) 的內(nèi)部結(jié)構(gòu)和控制單元的復(fù)雜度，提出一種修正的分圓陪集構(gòu)造方法在具體實(shí)現(xiàn)中，采用了3幀并行 譯碼的結(jié)構(gòu)來(lái)進(jìn)一步提高吞吐量對(duì)一個(gè)碼長(zhǎng)為1 600，規(guī)則(3，5)一LDPC碼，用Ahera公司的Stratix EPl$25 FPGA芯片設(shè)計(jì)了譯碼器，在主頻40MHz條件下采用20次迭代，可使吞吐量達(dá)50Mbits 關(guān)鍵詞：LDPC碼；譯碼器；Turbo結(jié)構(gòu)譯碼算法 中圖分類(lèi)號(hào)：TN91122文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：1001-2400(2008)03-042706 FPGA implementation of a highthro

3、ughput memory_efficient LDPC decoder ZHANG Gui-一hual，ZHANG ShanXU 2，LJ Yin92 (1School of Electronic Engineering，Xidian Univ，Xian 710071，China； 2State Key Labof Integrated Service Networks，Xidian Univ，Xian 710071，China) Abstract ： Based on the Turbo-decoding algorithm ， a high- 一 throughput memory-ef

4、ficient decoder is proposed for a class of regular(r ， c) 一 LDPC(10w-density parity-check)codes Compared tO the traditionalI sum-product decoding algorithm the Turbo-decoding algorithm decodes several packets in parallel，each of which is decoded by a parallel structure，resulting in faster convergenc

5、e behavior and fewer memoriesTo decode a packet with a paralle：l structure，the LIDC code is first divided into several super-codesThen，each super-code is decoded by the parallel BCJR algorithmTo further simphfy the inter-structure and the complexity ， a modified coset algorithm is also proposed An F

6、PGA chip containing 15 parallel decoders for a regular(r，c)一IDPC code of length 1 600 has been developed based on the Altera Stratix EPl$25 FPGA device 。 which decodes 3 packets in parallel and can achieve a throughput of 50 Mbits with 20 decoding iterations Key Words：LDPC code；decoder；Turbo decodin

7、g algorithm 1993年，BerrouL123等人將卷積碼和隨機(jī)交織器相結(jié)合，采用軟輸出迭代譯碼來(lái)逼近最大似然譯碼，提出 了Turbo碼的概念，取得了逼近香農(nóng)限的性能，使信道編碼理論研究進(jìn)入了一個(gè)嶄新的階段隨著Turbo 碼研究的深入，人們重新發(fā)現(xiàn)Gallager3早在1962年提出的LDPC碼是一種具有漸進(jìn)特性的好碼，它采用 和積譯碼算法，譯碼性能同樣可以逼近香農(nóng)限由于LDPC碼在長(zhǎng)碼上具有超過(guò)Turbo碼的性能，并且具有 譯碼復(fù)雜度低、可并行譯碼以及譯碼錯(cuò)誤的可檢測(cè)性等特點(diǎn)，成為了信道編碼理論的新研究熱點(diǎn) 在研究LDPC碼硬件實(shí)現(xiàn)技術(shù)時(shí)，發(fā)現(xiàn)了一些制約LDPC譯碼器高速實(shí)現(xiàn)的因素

8、，主要包括：1)全并行 的譯碼算法實(shí)現(xiàn)內(nèi)部連線(xiàn)過(guò)于復(fù)雜；2)對(duì)于串行結(jié)構(gòu)，隨著碼長(zhǎng)的增加，存儲(chǔ)空間的增加速度比Turbo碼 收稿日期：200710-15 基金項(xiàng)目：國(guó)家863計(jì)劃資(2006AA012267)國(guó)家部委預(yù)研基金資助(XXXXA24080106DZ0144) 作者簡(jiǎn)介：張桂華(1973-)，男，西安電子科技大學(xué)博士研究生，E-。mail：zhangguihual973163aom 428西安電子科技大學(xué)學(xué)報(bào)(自然科學(xué)版)第35卷 快；3)對(duì)于全并行結(jié)構(gòu)，需要的運(yùn)算單元相當(dāng)昂貴 為解決存儲(chǔ)量的問(wèn)題，文4，5針對(duì)一些特殊結(jié)構(gòu)的LDPC碼提出了一種Turbo結(jié)構(gòu)的譯碼算法，提高 了譯碼的

9、收斂速度，降低了存儲(chǔ)單元的需要量它把一個(gè)長(zhǎng)為咒的規(guī)則(r，f)一LDPC碼(其中r是該碼校驗(yàn)矩 陣H中每列包含的1的個(gè)數(shù)，c是H中每行包含的1的個(gè)數(shù))看成r個(gè)經(jīng)過(guò)交織的超碼的交，而每個(gè)超碼又看 成是由nc個(gè)相互獨(dú)立的單奇偶校驗(yàn)碼(single paritycheck code，后簡(jiǎn)稱(chēng)單校驗(yàn)碼)構(gòu)成這樣，每個(gè)超碼內(nèi)的nc個(gè)單校驗(yàn)碼可并行譯碼，而單校驗(yàn)碼可用BCJR算法63進(jìn)行譯碼文中的LDPC碼譯碼器的FPGA實(shí) 現(xiàn)就是基于這種算法 為解決全并行結(jié)構(gòu)帶來(lái)的內(nèi)部連線(xiàn)和運(yùn)算單元的問(wèn)題，文53給出了一種基于分圓陪集和單位陣循環(huán)移 位的構(gòu)造規(guī)則LDPC碼的方法用這種方法構(gòu)造的LDPC碼能夠用Turbo結(jié)

10、構(gòu)的譯碼算法進(jìn)行譯碼 為了便于部分并行譯碼，筆者在不降低分圓陪集構(gòu)造方法性能的前提下修正了分圓陪集的構(gòu)造方法，簡(jiǎn) 化了部分并行譯碼時(shí)的內(nèi)部結(jié)構(gòu)和控制同時(shí)采用了3幀并行譯碼的方法，進(jìn)一步提高了譯碼器的吞吐量 1LDPC碼的構(gòu)造 11 LDPC碼的基本概念 LDPC碼是一類(lèi)校驗(yàn)矩陣H唰。為稀疏矩陣的線(xiàn)性分組碼，可通過(guò)Tanner圖7方便地進(jìn)行描述Tanner 圖中有Tn個(gè)校驗(yàn)節(jié)點(diǎn)c。，c。， ，f。)分別對(duì)應(yīng)校驗(yàn)矩陣的m行，n個(gè)變量節(jié)點(diǎn)u。，口。， ，)分別對(duì)應(yīng)校驗(yàn)矩陣的，l列若第i個(gè)校驗(yàn)節(jié)點(diǎn)c；和第歹個(gè)變量節(jié)點(diǎn)口i間有一條連線(xiàn)，則代表該LDPC碼校驗(yàn)矩陣的第i行，第 f列元素為1如果所有校驗(yàn)節(jié)點(diǎn)

11、的度均為C，變量節(jié)點(diǎn)的度均為7，則這樣構(gòu)造的LDPC碼為一個(gè)規(guī)則(r，c)- LDPC碼圖1給出了一個(gè)規(guī)則(2，3)一LDPC碼的Tanner圖表示，及其對(duì)應(yīng)的校驗(yàn)矩陣 l l l O O O O O O l l O l O O O O O O O 1 l l O O 0 O O O O O l 1 O 1 0 O O O O O l l O l O O O O O O l l I 圖1 一個(gè)規(guī)則(2，3)一I。DPC碼的Tanner圖表示及其對(duì)應(yīng)的校驗(yàn)矩陣 12 LDPC碼的分圓陪集構(gòu)造方法及其修正 為了簡(jiǎn)化譯碼器的內(nèi)部連線(xiàn)，需要構(gòu)造特殊結(jié)構(gòu)的LDPC碼，下面首先介紹文53中提出的分圓陪集的

12、 構(gòu)造方法 一個(gè)規(guī)則(r，c)一LDPC碼的校驗(yàn)矩陣H由rf個(gè)Pp的矩陣構(gòu)成，每個(gè)P鄉(xiāng)的矩陣都是P Xp的單位陣J，的循環(huán)移位，這里P是一個(gè)奇素?cái)?shù)如果c是P一1的一個(gè)因子，則存在一個(gè)q(1q夕)，使得 q三1(mod p)，且對(duì)任意的0dc，qa1(rood p)對(duì)于任一個(gè)s(os夕)，S，sq，sq 2， ，sq一就構(gòu)成了一個(gè)分圓陪集，把這個(gè)陪集的C個(gè)元素分別對(duì)應(yīng)于H中一行f個(gè)P XP矩陣相對(duì)I腳循環(huán)右移的位數(shù)，這樣找出r個(gè)不同的分圓陪集就確定下了H矩陣這樣構(gòu)造的LDPC碼在碼長(zhǎng)較短時(shí)性能要略?xún)?yōu)于隨機(jī)構(gòu)造 的LDPC碼5。 但是，由于P是素?cái)?shù)，在并行譯碼時(shí)會(huì)發(fā)生內(nèi)存的讀寫(xiě)沖突，為了避免這個(gè)問(wèn)

13、題，在FPGA實(shí)現(xiàn)時(shí)，不采用 素?cái)?shù)的P，而是針對(duì)Stratix EPlS25 FPGA芯片內(nèi)存特點(diǎn)，選擇了P=320這樣，在5路并行譯碼時(shí)，每塊小內(nèi)存是648bits或646 bits，從而充分利用了芯片內(nèi)部的M512模塊而各個(gè)小矩陣相對(duì)J循環(huán)右移的位數(shù)，可由鄰近素?cái)?shù)構(gòu)造的分圓陪集決定仿真發(fā)現(xiàn)：用該方法構(gòu)造的碼性能基本不變，其校驗(yàn)矩陣經(jīng)過(guò) 交換行和列的位置，能夠把第一行和第一列的小矩陣都變成單位陣，這樣在多路并行譯碼時(shí)能夠減少多路選擇器的個(gè)數(shù)和內(nèi)部連線(xiàn)的復(fù)雜度由于列交換只是交換碼字中各比特的位置，并不影響校驗(yàn)關(guān)系，而行變換 只是交換校驗(yàn)方程的順序，也不影響校驗(yàn)關(guān)系，因此碼的性能不會(huì)發(fā)生變化經(jīng)變

14、換后的矩陣變?yōu)?第3期張桂華等：高吞吐量低存儲(chǔ)量的LDPC碼譯碼器FPGA實(shí)現(xiàn)429 L B；磊 (1) B裁p 其中曰綴，均為J，循環(huán)右移a“后構(gòu)成的矩陣 通常采用和積譯碼算法，而在FPGA實(shí)現(xiàn)時(shí)采用了Turbo結(jié)構(gòu)的譯碼算法為了便于 進(jìn)行比較，下面首先簡(jiǎn)單介紹傳統(tǒng)的和積譯碼算法 21和積譯碼算法 和積譯碼算法是通過(guò)變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)間來(lái)回傳遞信息來(lái)譯碼 的 首先給出符號(hào)定義： yiR：接Ci0，1)： 發(fā) 送 碼 字 的 第 i 個(gè) 比 特 的 值 ，i 一 1， ， 咒 ， 以 為 碼 長(zhǎng) 收序列的第i個(gè)比特的接收值，F(xiàn)PGA實(shí)現(xiàn)時(shí)用量化值，i一1，Li：第i比特的信道信息的對(duì)數(shù)似然比(

15、LLR)值，Lilog寶甚刪，i一1，竹，z R：第i個(gè)校驗(yàn)節(jié)點(diǎn)給第歹個(gè)變量節(jié)點(diǎn)的LLR值，i一1， ，m，m為校驗(yàn)矩陣行數(shù)，J一1， ，咒 Q第i個(gè)變量節(jié)點(diǎn)給第歹個(gè)校驗(yàn)節(jié)點(diǎn)的LLR值，i=1， ，行，一1， ， m Ci：與第i個(gè)變量節(jié)點(diǎn)相連的校驗(yàn)節(jié)點(diǎn)的集合，i一1， ， 靠 Ri：與第i個(gè)校驗(yàn)節(jié)點(diǎn)相連的變量節(jié)點(diǎn)的集合，i一1， ，鞏 具體譯碼算法如下： 步驟1初始化：對(duì)所有歹Ci，Qd=Lt，i一1， ，孢；對(duì)所有_Rf，R#一0，i一1， ，m；愚一0 步驟2如果k小于Maxiter(最大迭代次數(shù))，轉(zhuǎn)到步驟3，否則轉(zhuǎn)到步驟6 步驟3對(duì)所有足，R目=哆妒(1 Q】，i I)氏，i=1，

16、，m JJR。 步驟4對(duì)所有iG，QL，+R匆，J一1， ，z 1i7g 步驟5忌一k+1，轉(zhuǎn)到步驟2 步驟6對(duì)任一個(gè)iG，根據(jù)Q；+R4的值判定第_個(gè)比特的接收值，J一1， ，佗 其中，9(z)一一log(tanh(x2)，屯是Rd的符號(hào)，它由Q，r(歹歹7R。)的符號(hào)確定 22 Turbo結(jié)構(gòu)的譯碼算法 如前所述，構(gòu)造的LDPC碼可看成r個(gè)超碼的交，每個(gè)超碼由C個(gè)戶(hù)Xp矩陣構(gòu)成，而每個(gè)超碼又可看成 由P個(gè)相互獨(dú)立的單校驗(yàn)碼構(gòu)成，單校驗(yàn)碼可用BCJR算法63譯碼 首先給出符號(hào)定義： 艿：收到的信道信息的對(duì)數(shù)似然比值(LLR)，定義與上小節(jié)的L；相 似 Ai：第i個(gè)超碼的內(nèi)信息的LLR值，i一

17、1， ，r ，：譯一個(gè)超碼前知道的后驗(yàn)信息的LLR值，yd+：A； 云i Aa：?jiǎn)涡ｒ?yàn)碼網(wǎng)格圖中的前向狀態(tài)度量差，Aa一乜。一口， 430西安電子科技大學(xué)學(xué)報(bào)(自然科學(xué)版)第35卷 中1的位置)的yA斗，的值，通過(guò)計(jì)算相應(yīng)的Aa，p的值，得到新的A斗，和，的值，更新這些位置的A件。和 y的值，具體的計(jì)算方法在下文給出 步驟4如果i，一1，i=i+1并轉(zhuǎn)到步驟3，否則轉(zhuǎn)到步驟5 步驟5 kk+1，轉(zhuǎn)到步驟2 步驟6通過(guò)y的值最后判定接收值 圖2給出了按第2節(jié)中介紹的方法構(gòu)造的規(guī)則(3，5)一LDPC碼的校驗(yàn)矩陣的結(jié)構(gòu)和第i個(gè)超碼的譯碼 過(guò)程 一 沖 一 沖 超超超鼽舭鼬 一 一隅一 沖 k聰磁

18、k磁磁 k聰確 k磁碥 圖2 構(gòu)造的規(guī)則(3，5)-LDPC碼校驗(yàn)矩陣的結(jié)構(gòu)和第i個(gè)超碼的譯碼過(guò)程 下面介紹步驟3的具體計(jì)算過(guò)程設(shè)c個(gè)7一A斗-的值分別為口，口。， ，a。，新的A斗。和y的值分別為A1“， A。和乃， ，rc，相應(yīng)的c個(gè)口，p的值分別為口l，”，Aac和屆， ，盤(pán)，Aa。和埕分別賦初值為一oo，則 Aai+lq(Aai，ai)， i 一 1， ，C1 ，(2) 艮lq(Afli，ai) ，i一2， ，C，(3) A一q(Aa：，A)，il， ，C ，(4) 蓯=Ai+af， i 一 1， ，f ，(5) 其中q(x，y)一q。(z，y)+甌(z，y)，(6) qo(z，y)一

19、max(x，y)一msx(x+Y，O)，(7) 一 甌(z，y)一In(1+exp(-I zY 1)一1n(1+exp(-l z+Y 1) ，(8) 顯然，q。(z，y)便于硬件實(shí)現(xiàn)，而甌(z，y)需要用查表法或用一個(gè)便于實(shí)現(xiàn)的近似函數(shù)來(lái)代替，這里用文 Es 中提到的如(z，了)來(lái)代替 go(圳，一max(詈一k一，。)一max(詈一k掣，。) 從上面的兩個(gè)算法可以看出，對(duì)于一個(gè)長(zhǎng)為it的規(guī)則(r，f)一LDPC碼，和積譯碼算法至少要存儲(chǔ)(2c+ 1)，1個(gè)數(shù)值，而Turbo結(jié)構(gòu)的譯碼算法只需存儲(chǔ)(c+1)竹個(gè)數(shù)值，大大降低了存儲(chǔ)量而且Turbo結(jié)構(gòu)的譯 碼算法的收斂速度比和積譯碼算法要低20

20、50，需要的量化比特?cái)?shù)也比和積譯碼算法要少，且只需用 均勻量化45 3 FPGA實(shí)現(xiàn)技術(shù) 采用分圓陪集構(gòu)造方法，設(shè)計(jì)了一個(gè)長(zhǎng)為1 600的規(guī)則(3，5)一LDPC碼，碼率約為04使用Altera公司的Stratix EPlS25芯片，實(shí)現(xiàn)了基于Turbo結(jié)構(gòu)的譯碼器，F(xiàn)PGA內(nèi)部采用5個(gè)單校驗(yàn)碼譯碼器并行譯1幀數(shù)據(jù)，3幀并行譯碼的結(jié)構(gòu)，在主頻40MHz時(shí)最大吞吐量可以達(dá)到1Gbits若采用20次迭代，吞吐量可以 達(dá)到 50 Mbits在A(yíng)WGN信道下用BPSK調(diào)制，在E6N。一225 dB時(shí)，誤碼率BER可以達(dá)到10_6量級(jí)在 第3期張桂華等：高吞吐量低存儲(chǔ)量的LDPC碼譯碼器FPGA實(shí)現(xiàn)43

21、1 資源利用率方面，Stratix EPlS25中邏輯單元使用了81，存儲(chǔ)單元使用了8(用QuartusII編譯) 圖3一個(gè)單校驗(yàn)碼譯碼器譯1幀數(shù)據(jù)的原理框圖 為方便說(shuō)明，圖3只給出單校驗(yàn)碼譯碼器的原理框圖 輸入緩存是為了實(shí)現(xiàn)連續(xù)譯碼而引入的，當(dāng)譯碼器譯一幀數(shù)據(jù)時(shí)，下一幀數(shù)據(jù)先存入輸入緩存，它由5 塊3205 bits的雙口RAM組成，數(shù)據(jù)寫(xiě)入是逐塊順序?qū)懭?，而讀出是5塊同時(shí)讀出，通過(guò)輸入控制模塊實(shí)現(xiàn)了串并轉(zhuǎn)換輸入控制模塊同時(shí)控制緩存中的數(shù)據(jù)向gama存儲(chǔ)器輸入gama存儲(chǔ)器是用來(lái)存儲(chǔ)譯碼數(shù) 據(jù)的y值，它由5塊3208 bits的雙口RAM組成1andal，landa2，landa3存儲(chǔ)器分別

22、是用來(lái)存儲(chǔ)正在譯碼的這一幀數(shù)據(jù)的A。，A。，A。的值，它們均由5塊3206 bits的雙口RAM組成這些存儲(chǔ)器每個(gè)時(shí)鐘同時(shí)輸出5組數(shù)據(jù)，因此圖中的多路選擇器和減法器其實(shí)都有5塊輸出緩存是用來(lái)存儲(chǔ)譯碼結(jié)束后的判定數(shù)據(jù)(即 最后一輪迭代后y的符號(hào)位)的，它由5塊3201 bit的雙口RAM組成 y 啦 輸出 圖4 Q函數(shù)模塊的原理框圖 432西安電子科技大學(xué)學(xué)報(bào)(自然科學(xué)版)第35卷 時(shí)鐘就能算出一組(5個(gè))=【和yQ函數(shù)模塊輸入、輸出均為6 bits，因此yo的值在輸入Q函數(shù)模塊前要有限幅模塊圖4給出Q函數(shù)模塊的原理框圖，其中delta函數(shù)模塊用來(lái)實(shí)現(xiàn)，艿(z)一max(58一I z l4，o)

23、，整個(gè)譯碼器的數(shù)據(jù)均采用了補(bǔ)碼的表示方法 譯碼控制模塊控制整個(gè)譯碼過(guò)程當(dāng)輸入緩存數(shù)據(jù)快存滿(mǎn)時(shí)，輸入控制模塊給譯碼控制模塊一個(gè)譯碼信 號(hào)，開(kāi)始整個(gè)譯碼過(guò)程由于采用了特殊結(jié)構(gòu)，存儲(chǔ)器的地址只需用計(jì)數(shù)器來(lái)實(shí)現(xiàn)，大大降低了硬件復(fù)雜度 為實(shí)現(xiàn)3幀同時(shí)譯碼的方法，設(shè)計(jì)了兩種實(shí)現(xiàn)方式：(1) 用3塊譯1幀數(shù)據(jù)的譯碼器并行譯這3幀數(shù)據(jù)；(2)采用流水 線(xiàn)結(jié)構(gòu)，3幀數(shù)據(jù)串行迭代譯碼后者能夠降低內(nèi)部連線(xiàn)的復(fù) 雜度，減少多路選擇器，但降低譯碼器的吞吐量在設(shè)計(jì)實(shí)現(xiàn) 時(shí)，采用第(1)種方法* 窿 下面進(jìn)一步分析該譯碼器的吞吐量顯然，對(duì)于1個(gè)單校 裂驗(yàn)碼譯碼器的結(jié)構(gòu)在rP個(gè)周期就可完成一輪迭代，因此當(dāng)時(shí)鐘頻率為廠(chǎng)且要進(jìn)行

24、k輪迭代時(shí)，吞吐量可達(dá)到f忌，用了5 路并行譯一幀數(shù)據(jù)，3幀同時(shí)譯碼的方法，且f一5，r一3，因 此吞吐量可達(dá)到25fk，即在主頻40 MHz時(shí)最大吞吐量可以 達(dá)到1 Gbits 圖5 所設(shè)計(jì)的FPGA譯碼器的性能曲線(xiàn) 圖5給出了該譯碼器在A(yíng)wGN信道下，用BPSK調(diào)制， 6 bit均勻量化時(shí)的性能曲線(xiàn)圖從圖中可以看出，用20次迭代，在信噪比為225 dB時(shí)，誤碼率能夠達(dá)到10叫量級(jí) 4結(jié)束語(yǔ) 用單位陣及其循環(huán)移位的方陣來(lái)構(gòu)造LDPC碼，能夠大幅度降低澤碼器的內(nèi)部連線(xiàn)復(fù)雜度，而Turbo 結(jié)構(gòu)的譯碼算法大大減少了譯碼器所需存儲(chǔ)單元，通過(guò)多路并行的方法提高了譯碼器吞吐量，從而完成了這 個(gè)高吞吐量

25、、低存儲(chǔ)量LDPC 碼譯碼器的FPGA 實(shí)現(xiàn) 目前能做到的最高主頻只能在40 MHz左右( 用QuartusII編譯)，可通過(guò)進(jìn)一步改善內(nèi)部結(jié)構(gòu)或改變Q函數(shù)實(shí)現(xiàn)方法等來(lái)進(jìn)一步提高性能 參考文獻(xiàn)： 13 Berrou C，Glavieux A，Thitimajshima PNear Shannon Limit ErrorCorrecting Coding and Decoding：Turbo-CodesC IEEE International Conference of Communication(ICC)Geneva：IEEE，1993：1 0641 070 2Berrou C，Glavieu

26、x ANear Optimum Error Correcting Coding and Decoding：Turbo-CodesJIEEE Trans on Commun，1996，44(10)：1 2611 271 3Gallager R GLow-Density Parity-Check CodesJIRE Trans on Inform Theory，1962，8(1)；2128 4Mansour M M，Shanbhag N RHigh-Throughput LDPC DecodersJIEEE Trans on VLSI Systems，2003，11(6)：976996 5Mans

27、our M M，Shanbhag N RLowpower VLSI Decoder Architectures for LDPC CodesCProc Int Symp on Low Power Electronics and Design(ISI，PED)Monterey：IEEE，2002：284-289 6Bahl L R，Cocke J，Jelinek F，et a1Optimal Decoding of Linear Codes for Minimizing Symbol Error RateJIEEE Trans on Inform Theory，1974，20(3)：284287

28、 7Tanner R MA Recursive Approach tO Low Complexity CodesJIEEE Trans on Inform Theory，1981，27(5)： 533547 Us童勝，王鵬，王單，等LDPC碼量化和積譯碼器的高效實(shí)現(xiàn)刀西安電子科技大學(xué)學(xué)報(bào)，2004，31(5)：709714 Tong Sheng，Wang Peng，Wang Dan，et a1Efficient Implementation of the Sum-product Algorithm for Quantized Decoding of LDPC CodesJJournal of

29、Xidian University，2004，31(5)：709714 (編輯：齊淑娟) 高吞吐量低存儲(chǔ)量的LDPC碼譯碼器FPGA實(shí)現(xiàn) 張桂華， 張善旭， 李穎， ZHANG Gui-hua， ZHANG Shan-xu， LI Ying作者： 作者單位：張桂華,ZHANG Gui-hua(西安電子科技大學(xué),電子工程學(xué)院,陜西,西安,710071)， 張善旭,李穎,ZHANG Shan-xu,LI Ying(西安電子科技大學(xué),綜合業(yè)務(wù)網(wǎng)理論及關(guān)鍵技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室,陜西,西安,710071)刊名：西安電子科技大學(xué)學(xué)報(bào)（自然科學(xué)版）JOURNAL OF XIDIAN UNIVERSITY(NA

30、TURAL SCIENCE)英文刊名： 年，卷(期)： 被引用次數(shù)：2008，35(3)2次 參考文獻(xiàn)(8條) 1.Berrou C.Glavieux A.Thitimajshima P Near Shannon Limit Error-Correcting Coding and Decoding:Turbo-Codes 19932.Berrou C.Glavieux A Near Optimum Error Correcting Coding and Decoding:Turbo-Codes 1996(10)3.Gallager R G Low-Density Parity-Check Co

31、des 1962(01)4.Mansour M M.Shanbhag N R High-Throughput LDPC Decoders 2003(06)5.Mansour M M.Shanbhag N R Low-power VLSI Decoder Architectures for LDPC Codes 20026.Bahl L R.Cocke J.Jelinek F Optimal Decoding of Linear Codes for Minimizing Symbol Error Rate1974(03)7.Tanner R M A Recursive Approach to L

32、ow Complexity Codes 1981(05)8.童勝.王鵬.王單 LDPC碼量化和積譯碼器的高效實(shí)現(xiàn)期刊論文-西安電子科技大學(xué)學(xué)報(bào) 2004(05)相似文獻(xiàn)(10條) 1.學(xué)位論文 錢(qián)蓓蓓 CMMB/T-MMB標(biāo)準(zhǔn)中LDPC碼譯碼器的研究與FPGA實(shí)現(xiàn) 2009在眾多的應(yīng)用領(lǐng)域中，手機(jī)電視是一個(gè)廣受關(guān)注且正處于快速發(fā)展階段的行業(yè)，手機(jī)電視也必將以其小型化、便攜性以及豐富的媒體內(nèi)容而獲得人們的認(rèn)可、青睞。手機(jī)電視標(biāo)準(zhǔn)中比較成熟的有CMMB、T-MMB。其中，由廣電總局推出的CMMB標(biāo)準(zhǔn)已經(jīng)成為手機(jī)電視的行業(yè)標(biāo)準(zhǔn)，新岸線(xiàn)推出的T-MMB在08被遴選為國(guó)標(biāo)。CMMB/T-MMB標(biāo)準(zhǔn)都把L

33、DPC碼列入信道編碼方案，它們所應(yīng)用的LDPC碼前向糾錯(cuò)編碼技術(shù)，大大推動(dòng)了移動(dòng)視頻的發(fā)展。 低密度奇偶校驗(yàn)（Low Density Parity Check，LDPC）碼是第四代移動(dòng)通信的關(guān)鍵技術(shù)之一。它是一種具有逼近Shannon限性能的優(yōu)秀糾錯(cuò)編碼，具有極強(qiáng)的糾錯(cuò)和檢錯(cuò)能力；譯碼復(fù)雜度不高，可實(shí)現(xiàn)完全的并行操作，利于硬件實(shí)現(xiàn)高速譯碼；而且具有較大的靈活性和較低的差錯(cuò)平地效應(yīng)。 本論文根據(jù)CMMB、T-MMB兩種手機(jī)電視傳輸系統(tǒng)標(biāo)準(zhǔn)，對(duì)其信道編碼中的LDPC碼做深入研究，并使用FPGA對(duì)其譯碼器進(jìn)行實(shí)現(xiàn)。 （1） 分析CMMB、T-MMB兩種手機(jī)電視傳輸標(biāo)準(zhǔn)中的信道編碼方案，研究LDPC碼

34、的結(jié)構(gòu)和特性，以CMMB標(biāo)準(zhǔn)的05碼率為例，分別在BPSK、QPSK、16QAM映射方式下，對(duì)信道編譯碼進(jìn)行了仿真。 （2） 仿真分析硬件實(shí)現(xiàn)譯碼需要的最大迭代次數(shù)、量化比特、歸一化因子。根據(jù)CMMB/T-MMB標(biāo)準(zhǔn)中LDPC碼的循環(huán)結(jié)構(gòu)特性，提出譯碼器的設(shè)計(jì)方案，并且設(shè)計(jì)時(shí)序方案和譯碼算法中各個(gè)階段的模塊。 （3） 在Quartus設(shè)計(jì)平臺(tái)上用VHDL語(yǔ)言實(shí)現(xiàn)了CMMB標(biāo)準(zhǔn)中兩種碼率的LDPC碼譯碼器，以05碼率為例，其編譯仿真的結(jié)果證明了譯碼器在硬件資源占用、處理速度和譯碼性能上都具有很大的優(yōu)勢(shì)。 （4） 應(yīng)用前人建立的LDPC碼編譯碼器測(cè)試平臺(tái)，完成對(duì)CMMB標(biāo)準(zhǔn)中兩個(gè)碼率的LDPC碼譯

35、碼器的測(cè)試，測(cè)試結(jié)果與理論仿真值相同，驗(yàn)證了本論文的設(shè)計(jì)思想，并證明了LDPC譯碼器所具有的優(yōu)秀譯碼性能。 2.期刊論文 管武.喬華.董明科.項(xiàng)海格.GUAN Wu.QIAO Hua.DONG Ming-ke.XIANG Hai-ge 多碼率LDPC碼高速譯碼器的設(shè)計(jì)與實(shí)現(xiàn) -電路與系統(tǒng)學(xué)報(bào)2009,14(2)低密度奇偶校驗(yàn)碼(LDPC碼)以其接近香濃極限的性能得到了廣泛的應(yīng)用.如何在.FPGA上實(shí)現(xiàn)多碼率LDPC碼的高速譯碼,則是LDPC碼應(yīng)用的一個(gè)焦點(diǎn) .本文介紹了一種多碼率LDPC碼及其簡(jiǎn)化的和積譯碼算法;設(shè)計(jì)了這種多碼率LDPC碼的高速譯碼器,該譯碼器擁有半并行的運(yùn)算結(jié)構(gòu)和不同碼率碼共

36、用相同的存儲(chǔ)單元的存儲(chǔ)資源利用結(jié)構(gòu),并以和算法與積算能單元同時(shí)工作的機(jī)制交替完成對(duì)兩個(gè)碼字的譯碼,提高了資源利用率和譯碼速率.最后,本文采用該結(jié)構(gòu)在FPGA平臺(tái)上實(shí)現(xiàn)了碼長(zhǎng)8064比率7/8、6/8、5/8、4/8、3/8五個(gè)碼率的多碼率LDPC碼譯碼器.測(cè)試結(jié)果表明,譯碼器的有效符號(hào)速率達(dá)到200Mbps. 3.學(xué)位論文 逯春蕊 數(shù)字電視傳輸系統(tǒng)中LDPC碼譯碼器的研究與FPGA實(shí)現(xiàn) 2008 低密度奇偶校驗(yàn)(Low-density Parity-check，LDPC)碼是一種具有逼近Shannon限性能的優(yōu)秀糾錯(cuò)編碼，具有極強(qiáng)的糾錯(cuò)和檢錯(cuò)能力；譯碼復(fù)雜度不高，可實(shí)現(xiàn)完全的并行操作，利于硬件

37、實(shí)現(xiàn)高速譯碼；而且具有較大的靈活性和較低的差錯(cuò)平地效應(yīng)。 LDPC碼是第四代移動(dòng)通信的關(guān)鍵技術(shù)之一，在移動(dòng)和固定無(wú)線(xiàn)通信、通信、數(shù)字電視和廣播、光纖通信以及磁盤(pán)存儲(chǔ)等諸多領(lǐng)域得到了廣泛的應(yīng)用。 在眾多的應(yīng)用領(lǐng)域中，數(shù)字電視是一個(gè)廣受關(guān)注且正處于快速發(fā)展階段的行業(yè)，數(shù)字電視的發(fā)展將對(duì)整個(gè)電子信息行業(yè)的發(fā)展有重大意義。LDPC碼已經(jīng)被列為多種數(shù)字電視傳輸系統(tǒng)標(biāo)準(zhǔn)中的信道編碼方案，例如我國(guó)數(shù)字電視地面廣播傳輸系統(tǒng)標(biāo)準(zhǔn)DMB-TH、我國(guó)移動(dòng)多媒體廣播行業(yè)標(biāo)準(zhǔn)CMMB、歐洲的數(shù)字 廣播系統(tǒng)標(biāo)準(zhǔn)DVB-S2等標(biāo)準(zhǔn)，它們所應(yīng)用的LDPC碼前向糾錯(cuò)編碼技術(shù)，使系統(tǒng)能夠更加可靠地支持更多的無(wú)線(xiàn)多媒體業(yè)務(wù)。 本論

38、文根據(jù)DMB-TH、CMMB和DVB-S2三種數(shù)字電視傳輸系統(tǒng)標(biāo)準(zhǔn)，對(duì)其信道編碼中的LDPC碼做深入研究，并使用FPGA對(duì)其譯碼器進(jìn)行實(shí)現(xiàn)。 首先，總結(jié)了LDPC碼的譯碼方法，并對(duì)幾種典型的譯碼算法通過(guò)仿真做了性能比較與分析；接著研究數(shù)字電視傳輸標(biāo)準(zhǔn)中給出的LDPC碼的結(jié)構(gòu)特性 ，并對(duì)其進(jìn)行譯碼性能仿真，通過(guò)比較和分析得出譯碼算法中相應(yīng)參數(shù)的選擇，供譯碼器的硬件設(shè)計(jì)和實(shí)現(xiàn)階段使用；之后根據(jù)標(biāo)準(zhǔn)中LDPC碼的結(jié)構(gòu)特性以及前面得到的參數(shù)最佳值對(duì)譯碼器進(jìn)行設(shè)計(jì)，并在FPGA上實(shí)現(xiàn)，調(diào)試仿真驗(yàn)證其性能；最后，應(yīng)用VB和MATLAB設(shè)計(jì)并建立了一種適于LDPC碼編譯碼 器的軟硬件結(jié)合的測(cè)試平臺(tái)，測(cè)試并驗(yàn)

39、證LDPC碼譯碼器的性能。4.學(xué)位論文 張玉凱 準(zhǔn)循環(huán)LDPC碼的編譯碼器設(shè)計(jì)及FPGA實(shí)現(xiàn) 2009準(zhǔn)循環(huán)低密度校驗(yàn)碼(Quasi-Cyslic Low-Density Parity-Check Codes，QC-LDPC)是LDPC碼的一個(gè)子類(lèi)。QC-LDPC碼在編碼和譯碼時(shí)，具備了其它類(lèi)型的LDPC碼不具有的很多優(yōu)點(diǎn)，例如準(zhǔn)循環(huán)LDPC碼通過(guò)調(diào)整相應(yīng)的參數(shù)快速的構(gòu)造大量的不同碼率且性能較為合適的校驗(yàn)矩陣，而且可以采用移位寄存器的方式進(jìn)行編碼，大大降低了編碼復(fù)雜度，譯碼也很簡(jiǎn)單。目前準(zhǔn)循環(huán)LDPC碼已經(jīng)成為CCSDS深空通信的備選方案之一。 本文作者結(jié)合國(guó)家自然科學(xué)基金重點(diǎn)項(xiàng)目，采用理論分

40、析和硬件平臺(tái)仿結(jié)合的方法，針對(duì)CCSDS標(biāo)準(zhǔn)對(duì)準(zhǔn)循環(huán)LDPC碼的編碼和譯碼進(jìn)行了研究和實(shí)現(xiàn)。主要完成的工作有以下幾個(gè)方面： 系統(tǒng)地介紹了LDPC碼的編譯碼原理；重點(diǎn)分析了LDPC碼歸一化最小和譯碼算法的消息迭代更新公式以及準(zhǔn)循環(huán)LDPC碼編碼實(shí)現(xiàn)方法。 在分析歸一化最小和譯碼特點(diǎn)的基礎(chǔ)上，根據(jù)準(zhǔn)循環(huán)LDPC校驗(yàn)矩陣的特點(diǎn)，提出了準(zhǔn)循環(huán)LDPC碼譯碼器的FPGA實(shí)現(xiàn)方法，并給出了主要的硬件設(shè)計(jì) 、門(mén)級(jí)仿真和硬件平臺(tái)實(shí)測(cè)結(jié)果。 對(duì)準(zhǔn)循環(huán)LDPC碼的編碼方案進(jìn)行硬件資源與吞吐量方面的對(duì)比權(quán)衡，給出了適用于FPGA硬件實(shí)現(xiàn)的編碼算法，并給出了硬件實(shí)現(xiàn)的主要結(jié)構(gòu)設(shè)計(jì)和編碼吞吐量。 硬件平臺(tái)實(shí)測(cè)結(jié)果表明，

41、本文設(shè)計(jì)的準(zhǔn)循環(huán)LDPC碼的FPGA編譯碼器各個(gè)工作指標(biāo)滿(mǎn)足深空通信的指標(biāo)要求，可以應(yīng)用于深空通信應(yīng)用環(huán)境中。 5.期刊論文 喬華.管武.董明科.項(xiàng)海格.QIAO Hua.GUAN Wu.DONG Mingke.XIANG Haige LDPC碼高速譯碼器的設(shè)計(jì)與實(shí)現(xiàn) -北京大學(xué)學(xué)報(bào)（自然科學(xué)版）2008,44(3)通過(guò)對(duì)LDPC碼(低密度奇偶校驗(yàn)碼)的迭代譯碼算法的分析,提出了一種同時(shí)能夠?qū)蓚€(gè)碼字進(jìn)行譯碼,使得譯碼器中的變量節(jié)點(diǎn)和校驗(yàn)節(jié)點(diǎn)交替被兩個(gè)碼字使用的譯碼器結(jié)構(gòu).該結(jié)構(gòu)不僅適用于全并行結(jié)構(gòu)的LDPC碼譯碼器,也適用于目前廣泛采用的半并行結(jié)構(gòu)譯碼器.以此結(jié)構(gòu)為基礎(chǔ),實(shí)現(xiàn)了一個(gè)長(zhǎng)度為10

42、08bit,改進(jìn)半并行結(jié)構(gòu)的LDPC碼譯碼器.此結(jié)構(gòu)能夠充分利用現(xiàn)有半并行結(jié)構(gòu)譯碼器的邏輯資源,將譯碼器數(shù)據(jù)吞吐率提高近一倍.測(cè)試結(jié)果表明,該譯碼器的有效信息速率達(dá)到45 Mbps. 6.學(xué)位論文 易燕 LDPC碼編譯碼器的硬件實(shí)現(xiàn) 2007低密度校驗(yàn)(LDPC)碼是一種基于圖和迭代譯碼的信道編碼方案，性能非常接近Shannon極限且實(shí)現(xiàn)復(fù)雜度低，具有很強(qiáng)的糾錯(cuò)抗干擾能力，更能適應(yīng)未來(lái)系統(tǒng)高速數(shù)據(jù)傳輸和高性能的要求。盡管由于LDPC碼重新研究的時(shí)間較晚和第3代移動(dòng)通信標(biāo)準(zhǔn)失之交臂，但基于LDPC編碼的方案極有可能成為4G移動(dòng)通信系統(tǒng)的應(yīng)用方案。目前，低復(fù)雜度的LDPC碼編譯碼器的硬件實(shí)現(xiàn)一直是

43、LDPC碼研究的熱點(diǎn)問(wèn)題之一。 本文主要針對(duì)LDPC碼編碼器與譯碼器的硬件實(shí)現(xiàn)進(jìn)行了研究。首先對(duì)LDPC碼定義和Tanner圖表示以及LDPC碼構(gòu)造方法進(jìn)行了系統(tǒng)地介紹，重點(diǎn)分析準(zhǔn)循環(huán)LPDC碼。其次對(duì)LDPC碼編碼算法進(jìn)行研究，并分析幾種編碼算法的復(fù)雜度，BP譯碼算法和最小和譯碼算法進(jìn)行了詳細(xì)研究，最小和譯碼算法可以簡(jiǎn)化校驗(yàn)節(jié)點(diǎn)的計(jì)算復(fù)雜度，以便于硬件實(shí)現(xiàn)。最后針對(duì)選定的編譯碼方案進(jìn)行了硬件設(shè)計(jì)。本文采用了模塊化設(shè)計(jì)，在對(duì)各個(gè)模塊進(jìn)行設(shè)計(jì)的基礎(chǔ)上提出了一些改進(jìn)的方案，在編碼器的設(shè)計(jì)中，改進(jìn)了常用的移位寄存器設(shè)計(jì)法，從而簡(jiǎn)化矩陣乘法模塊。在譯碼器的設(shè)計(jì)中，對(duì)半并行LDPC碼譯碼算法的硬件實(shí)現(xiàn)進(jìn)

44、行了研究。在設(shè)計(jì)中綜合運(yùn)用了“自頂向下”和“自下而上”的設(shè)計(jì)方法，通過(guò)功能模塊分割，合理設(shè)置系統(tǒng)參數(shù)，并通過(guò)模塊之間的參數(shù)傳遞，使LDPC碼編譯碼器具有較好的靈活性，并用verilog語(yǔ)言在xillinx Vertex22 V6000獲得硬件實(shí)現(xiàn)。 7.學(xué)位論文 劉騰宇 LDPC碼譯碼器FPGA實(shí)現(xiàn)研究 2008LDPC碼以其接近Shannon極限的優(yōu)異性能在編碼界引起了轟動(dòng)，成為研究的熱點(diǎn)。隨著研究的不斷深入和技術(shù)的發(fā)展，目前，LDPC碼已經(jīng)被多個(gè)通信系統(tǒng)定為信道編碼方案，并被應(yīng)用到第二代數(shù)字視頻廣播，如何實(shí)現(xiàn)LDPC碼譯碼器成為了人們研究的重點(diǎn)。 (DVBS2)通信系統(tǒng)中。由于LDPC碼譯

45、碼過(guò)程中所涉及的數(shù)據(jù)量龐大，譯碼時(shí)序控制復(fù)雜 論文以基于FPGA實(shí)現(xiàn)LDPC碼譯碼器為研究目標(biāo)，主要對(duì)譯碼算法選擇、譯碼數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、譯碼算法關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和譯碼的時(shí)序控制進(jìn)行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點(diǎn)分析了BP算og-BP算法、最小和算法和歸一化最小和算法，并對(duì)四種譯碼算法的糾錯(cuò)性能和譯碼復(fù)雜度進(jìn)行比較論證，選出適合硬件實(shí)現(xiàn)的譯碼方案。結(jié)合通信系統(tǒng)，對(duì)譯碼算法進(jìn)行仿真分析，確定了譯碼算法的各個(gè)參數(shù)值和譯碼量化方案。 在系統(tǒng)仿真分析論證的基礎(chǔ)之上，以歸一化最小和譯碼算法為理論方案，利用硬件描述語(yǔ)言編寫(xiě)譯碼功能模塊，并基于FP

46、GA實(shí)現(xiàn)了固定譯碼長(zhǎng)度的LDPC碼譯碼器，利用MATLAB和Modelsim分別對(duì)譯碼器進(jìn)行了功能驗(yàn)證和時(shí)序驗(yàn)證，最后模擬通信系統(tǒng)完成了譯碼器的硬件測(cè)試。 8.期刊論文 管武.董明科.項(xiàng)海格.GUAN Wu.DONG Ming-ke.XIANG Hai-ge 應(yīng)用循環(huán)移位矩陣設(shè)計(jì)LDPC碼譯碼器 -應(yīng) 用科學(xué)學(xué)報(bào)2009,27(2)通過(guò)對(duì)DVB-S2和WiMAX等標(biāo)準(zhǔn)中的實(shí)用LDPC碼的分析,導(dǎo)出了其共同的基于循環(huán)移位矩陣的校驗(yàn)陣結(jié)構(gòu);設(shè)計(jì)了一種基于循環(huán)移位矩陣的LDPC碼譯碼器,該譯碼器擁有每行塊(列塊)逐塊、逐行塊(列塊)的半并行譯碼機(jī)制、通用的外信息存儲(chǔ)單元和串行運(yùn)算單元,可以用相同的結(jié)

47、構(gòu)實(shí)現(xiàn)不同碼率的各種LDPC碼.采用該結(jié)構(gòu)在A(yíng)ltera EP2S60芯片上實(shí)現(xiàn)了碼長(zhǎng)為8064、比率為7/8,6/8,5/8,4/8,3/8這5個(gè)碼率的多碼率LDPC碼譯碼器.測(cè)試結(jié)果表明,譯碼器的有效符號(hào)速率達(dá)到80 Mbit/s. 9.學(xué)位論文 張虎星 基于DMB-TH的LDPC碼編譯碼器的研究與設(shè)計(jì) 2009 自從1948年香農(nóng)開(kāi)創(chuàng)了“信息論與編碼理論”以來(lái)，信道編碼技術(shù)已經(jīng)成為通信領(lǐng)域中一個(gè)重要的部分。香農(nóng)理論指出了可靠通信的一個(gè)理論上限 ，幾十年來(lái)業(yè)界的大部分努力都是在尋找復(fù)雜度上適合硬件實(shí)現(xiàn)，性能上逼近理論極限的信道編解碼技術(shù)。低密度奇偶校驗(yàn)碼(Low-Density Parit

48、y- Check Codes)以其優(yōu)異的性能和廣闊的應(yīng)用前景，成為信道編碼技術(shù)研究的熱點(diǎn)。中國(guó)的數(shù)字電視地面廣播標(biāo)準(zhǔn)(DMB-TH)和移動(dòng)多媒體系統(tǒng)(CMMB)以及新一代數(shù)字廣播標(biāo)準(zhǔn)(DVB-S2)都采用LDPC碼作為糾錯(cuò)碼。中國(guó)數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)中采用BCH和LDPC碼作為前向糾錯(cuò)碼，其中LDPC碼為內(nèi)碼 ，BCH碼為外碼。 本文在研究國(guó)標(biāo)中的糾錯(cuò)碼基礎(chǔ)上，主要針對(duì)LDPC碼的編譯碼器設(shè)計(jì)和硬件實(shí)現(xiàn)進(jìn)行了較深入的研究，具體包含下面幾個(gè)方面的工作。 首先簡(jiǎn)單闡述了差錯(cuò)控制技術(shù)和數(shù)字電視技術(shù)的相關(guān)概念，以及LDPC碼的基本原理和常用的譯碼算法。在研究國(guó)標(biāo)中LDPC碼性質(zhì)的基礎(chǔ)上，設(shè)計(jì)實(shí)現(xiàn)了支持

49、國(guó)標(biāo)中三種碼率的基于移位寄存器累加和算法的LDPC編碼器。本文設(shè)計(jì)的多碼率編碼器采用編碼電路復(fù)用技術(shù)，減少了編碼器消耗的資源，與傳統(tǒng)的編碼器相比，耗費(fèi)資源較少，并且支持三種碼率，有較好的性?xún)r(jià)比。通過(guò)仿真驗(yàn)證，本文設(shè)計(jì)的編碼器滿(mǎn)足國(guó)標(biāo)的要求。 接著仿真了國(guó)標(biāo)中LDPC碼基于各種譯碼算法的譯碼性能，結(jié)果表明，BP算法性能最好，最小和算法性能比BP算法低0.71.1dB左右，本文采用歸一化最小和算法作為譯碼算法，在歸一化系數(shù)為0.625，迭代20次時(shí)，性能距BP算法僅0.05dB0.1dB左右。根據(jù)校驗(yàn)矩陣的準(zhǔn)循環(huán)特性，本文設(shè)計(jì)的譯碼器采用部分并行的譯碼結(jié)構(gòu)，在資源和速度方面有較好的折中。在設(shè)計(jì)了譯碼器的整體結(jié)構(gòu)的基礎(chǔ)上，重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了譯碼器的關(guān)鍵模塊，包括變量節(jié)點(diǎn)處理單元、校驗(yàn)節(jié)點(diǎn)處理單元和存儲(chǔ)器設(shè)計(jì)，并對(duì)校驗(yàn)節(jié)點(diǎn)處理單元做一定的優(yōu)化，相比優(yōu)化前節(jié)約了一半的資源。 10.學(xué)位論文 朱嘉 LDPC碼的實(shí)現(xiàn)及其應(yīng)用 2007隨著無(wú)線(xiàn)通信技術(shù)