模擬電子技術(shù)---第二章 基本運算電路.ppt

1、第二章 基本運算電路, 2.1 基本邏輯門電路, 2.4 集成運放運算電路, 2.2 TTL邏輯門電路, 2.3 CMOS邏輯門電路,2.1基本邏輯門電路,2.1.1 基本邏輯運算,2.1.4 DTL與非門,2.1.2 二極管與門及或門電路,2.1.3 非門電路,(1-3),2.1.1 基本邏輯運算,數(shù)字電路：又稱開關(guān)電路，其電子器件工作在“導(dǎo) 通”和“截止”兩種狀態(tài)。在邏輯代數(shù)中以“0”和“1”表示。,邏輯運算：按一定的邏輯規(guī)律進行運算。基本運算分為與、或、非三種。,(1-4),2.1.1 基本邏輯運算,一、與運算,決定某一事件的所有條件都具備時,該事件才發(fā)生,(1-5),2.1.1 基本邏

2、輯運算,邏輯表達式,若有 0 出 0；若全 1 出 1,邏輯符號,Y = A B 或 Y = AB,真值表,(1-6),2.1.1 基本邏輯運算,二、或運算,決定某一事件的諸條件中，只要有一個或一個以上具備時，該事件就發(fā)生。,開關(guān) A 或 B 閉合或兩者都閉合時，燈 Y 才亮。,(1-7),2.1.1 基本邏輯運算,邏輯表達式,邏輯符號,真值表,Y = A + B,若有 1 出 1，若全 0 出 0,(1-8),2.1.1 基本邏輯運算,三、非運算,決定某一事件的條件滿足時，事件不發(fā)生；反之事件發(fā)生。,(1-9),2.1.1 基本邏輯運算,邏輯表達式,邏輯符號,真值表,(1-10),2.1.2

3、 二極管與門及或門電路,一、二極管與門,(1-11),2.1.2 二極管與門及或門電路,二、二極管或門,(1-12),2.1.3 非門電路,(1-13),2.1.4 DTL與非門,由二極管與門和三極管非門串聯(lián)而成，稱為二極管三極管邏輯門（Diode-Transistor-Logic），簡稱為DTL與非門。,(1-14),2.1.4 DTL與非門,工作原理：,當A、B和C端都接高電平（+5V）時，VD1、VD2和VD3截止，而VD4、VD5和VT導(dǎo)通。選合理的R1、R2和三極管參數(shù)，使三極管工作在飽和區(qū)，則UL=UCES=0.3V，既為低電平。,當A、B和C端中有一為低電平（0.3V）時，對應(yīng)的

4、輸入二極管導(dǎo)通，P 0.3V，使VD4、VD5和VT截止。三極管工作在截止區(qū)，則UL=+VCC=5V，既為高電平。,(1-15),2.2 TTL邏輯門電路,2.2.1 TTL與非門電路,2.2.2 其他形式的TTL門電路,(1-16),2.2.1 TTL與非門電路,（Transistor-Transistor-Logic）三極管三極管邏輯門電路，簡稱為TTL邏輯門。,除V4外，采用了抗飽和三極管，用以提高門電路工作速度。V4不會工作于飽和狀態(tài)，因此用普通三極管。,輸入級主要由多發(fā)射極管 V1 和基極電阻 R1 組成，用以實現(xiàn)輸入變量 A、B、C 的與運算。 VD1 VD3 為輸入鉗位二極管，用

5、以抑制輸入端出現(xiàn)的負極性干擾。正常信號輸入時，VD1 VD3不工作，當輸入的負極性干擾電壓大于二極管導(dǎo)通電壓時，二極管導(dǎo)通，輸入端負電壓被鉗在 -0.7 V上，這不但抑制了輸入端的負極性干擾，對 V1 還有保護作用。,中間級起倒相放大作用，V2 集電極 C2 和發(fā)射極 E2 同時輸出兩個邏輯電平相反的信號，分別驅(qū)動 V3和 V5。 RB、RC 和 V6 構(gòu)成有源泄放電路，用以減小 V5管開關(guān)時間，從而提高門電路工作速度。,輸出級由 V3、V4、 R4、R5和V5組成。其中 V3 和 V4 構(gòu)成復(fù)合管，與 V5 構(gòu)成推拉式輸出結(jié)構(gòu)，提高了負載能力。,(1-17),2.2.1 TTL與非門電路,二

6、、 TTL與非門電路工作原理,1. 抗飽和三極管簡介,在普通三極管的基極和集電極之間并接一個肖特基勢壘二極管 (簡稱 SBD ) 。,抗飽和三極管的開關(guān)速度高, 沒有電荷存儲效應(yīng) SBD 的導(dǎo)通電壓只有0.4 V 而非 0.7 V， 因此 UBC = 0.4 V時，SBD 便導(dǎo)通，使 UBC 鉗在 0.4 V 上，降低了飽和深度。,(1-18),2.2.1 TTL與非門電路,因為抗飽和三極管 V1的集電結(jié)導(dǎo)通電壓為 0.4 V，而 V2、V5 發(fā)射結(jié)導(dǎo)通電壓為 0.7 V，因此要使 V1 集電結(jié)和 V2、V5 發(fā)射結(jié)導(dǎo)通，必須 uB1 1.8 V。,2. TTL與非門的工作原理,由于正常信號輸

7、入時， VD1VD3不工作；RB、RC 和V6構(gòu)成的有源泄放電路只 在輸入發(fā)生躍變后工作，當 輸入為高電平或低電平時也 不工作。因此下面的分析中 不考慮它們。,0.3 V 3.6 V 3.6 V,輸入端中有低電平時:,輸入低電平端對應(yīng)的發(fā)射結(jié)導(dǎo)通，uB1= 0.7 V + 0.3 V = 1 V,V1管其他發(fā)射結(jié)因反偏而截止。,1 V,這時 V2、V5 截止。,V2 截止使 V1 集電極等效電阻很大，因此 V1 深度飽和。,V2 截止使 uC2 VCC = 5V，,5 V,可見:輸入有低電平時，輸出為高電平。,(1-19),2.2.1 TTL與非門電路,綜上所述,該電路實現(xiàn)了與非邏輯功能,即,

8、3.6 V 3.6 V 3.6 V,因此，V1 發(fā)射結(jié)反偏而集電極正偏，稱處于倒置放大狀態(tài)。,1.8 V,這時 V2、V5 飽和。,uC2 = UCE2(sat) + uBE5 = 0.3 V + 0.7 V = 1 V,使 V3 導(dǎo)通，而 V4 截止。,1 V,uY = UCE5(sat) 0.3 V 輸出為低電平,可見: 輸入均為高電平時，輸出為低電平。,0.3 V,V4 截止使 V5 的等效集電極電阻很大，因此 V5 深度飽和。,倒置放大,TTL 電路輸入端懸空 時相當于輸入高電平。,輸入都為高電平時,VCC 經(jīng) R1 使 V1 集電結(jié)和 V2、V5 發(fā)射結(jié)導(dǎo)通，使uB1 = 1.8 V

9、。,深,注意,2. TTL與非門的工作原理,(1-20),2.2.1 TTL與非門電路,三、 TTL 與非門的外特性及主要參數(shù),1. 電壓傳輸特性和噪聲容限,輸出電壓隨輸入電壓變化的特性,uI 較小時工作于AB 段，這時 V2、V5 截止，V3、V4 導(dǎo)通，輸出恒為高電平，UOH 3.6V，稱與非門工作在截止區(qū)或處于關(guān)門狀態(tài)。,uI 較大時工作于 BC 段，這時 V2、V5 工作于放大區(qū)， uI 的微小增大引起 uO 急劇下降，稱與非門工作在轉(zhuǎn)折區(qū)。,uI 很大時工作于 CD 段，這時 V2、V5 飽和，輸出恒為低電平，UOL 0.3V，稱與非門工作在飽和區(qū)或處于開門狀態(tài)。,(1-21),2.

10、2.1 TTL與非門電路,有關(guān)參數(shù),標準高電平 USH,當 uO USH 時，則認為輸出高電平，通常取 USH = 3 V。,標準低電平 USL,當 uO USL 時，則認為輸出低電平，通常取 USL = 0.3 V。,關(guān)門電平 UOFF,保證輸出不小于標準高電平 USH 時,允許輸入低電平的最大值。,開門電平 UON,保證輸出不高于標準低電平 USL 時,允許輸入高電平的最小值。,閾值電壓 UTH,轉(zhuǎn)折區(qū)中點對應(yīng)的輸入電壓，又稱門檻電平。,USH = 3V,USL = 0.3V,UOFF,UON,UTH,近似分析時認為： uI UTH，則與非門開通， 輸出低電平UOL； uI UTH，則與非

11、門關(guān)閉， 輸出高電平UOH。,(1-22),2.2.1 TTL與非門電路,噪聲容限越大，抗干擾能力越強。,輸入低電平時，允許的最大正向噪聲電壓。 UNL = UOFF UIL,輸入高電平時，允許的最大負向噪聲電壓。 UNH = UIH UON,輸入信號上疊加的噪聲電壓只要不超過允許值，就不會影響電路的正常邏輯功能，這個允許值稱為噪聲容限。,(1-23),2.2.1 TTL與非門電路,2. 輸入負載特性,ROFF 稱關(guān)門電阻。RI ROFF 時，相應(yīng)輸入端相 當于輸入低電平。對 STTL 系列，ROFF 700。,RON 稱開門電阻。RI RON 時，相應(yīng)輸入端相當于輸入高電平。對 STTL 系

12、列，RON 2.1 k。,(1-24),不管是灌電流負載還是拉電流負載，負載電流都不能超過其最大允許電流，否則將導(dǎo)致電路不能正常工作，甚至燒壞門電路。,2.2.1 TTL與非門電路,3. 負載能力,負載電流流入與非門的輸出端。,負載電流從與非門的輸出端流向外負載。,輸入均為高電平,輸入有低電平,輸出為低電平,輸出為高電平,灌電流負載,實用中常用扇出系數(shù) NOL 表示電路負載能力。,門電路輸出低電平時允許帶同類門電路的個數(shù)。,拉電流負載,(1-25),2.2.1 TTL與非門電路,由于三極管存在開關(guān)時間，元、器件及連線存在一定的寄生電容，因此輸入矩形脈沖時，輸出脈沖將延遲一定時間。,4. 傳輸延

13、遲時間,輸入電壓波形下降沿 0.5 UIm 處到輸出電壓上升沿 0.5 Uom處間隔的時間稱截止延遲時間 tPLH。,輸入電壓波形上升沿 0.5 UIm 處到輸出電壓下降沿 0.5 Uom處間隔的時間稱導(dǎo)通延遲時間 tPHL。,平均傳輸延遲時間 tpd,tPHL,tPLH,tpd 越小，則門電路開關(guān)速度越高，工作頻率越高。,(1-26),2.2.2 其他形式的TTL門電路,常用的有集電極開路門電路、三態(tài)門等。它們都是在上述與非門基礎(chǔ)上發(fā)展出來的，TTL與非門的上述特性對這些門電路大多適用。,一、集電極開路與非門,即 Open collector gate，簡稱 OC 門。,使用時需外接 上拉電

14、阻 RL,VC 可以等于 VCC也可不等于 VCC,1. 電路、邏輯符號和工作原理,輸入都為高電平時， V2 和 V5 飽和導(dǎo)通，輸出為低電平 UOL 0.3 V 。 輸入有低電平時，V2和 V5 截止，輸出為高電平 UOH VC 。 因此具有與非功能。,工作原理,(1-27),2. 應(yīng)用,(1) 實現(xiàn)線與：,兩個或多個 OC 門的輸出端直接相，相當于將這些輸出信號相與，稱為線與。,相當于與門作用。 因為 Y1、Y2 中有低電 平時，Y 為低電平；只有 Y1、Y2 均為高電平時，Y 才為高電平，故 Y = Y1 Y2。,只有 OC 門才能實現(xiàn)線與。普通TTL 門輸出端不能并聯(lián)，否則可能損壞器件

15、。,注意,2.2.2 其他形式的TTL門電路,(1-28),(2) 驅(qū)動顯示器和繼電器等,例 下圖為用 OC 門驅(qū)動發(fā)光二極管 LED 的顯示電路。 已知 LED 的正向?qū)▔航?UF = 2V，正向工作電流 IF = 10mA，為保證電路正常工作，試確定 RC 的值。,解：為保證電路正常工作，應(yīng)滿足,即,因此 RC = 270 ,分析： 該電路只有在 A、B 均為高電平，使輸出 uO 為低電平時，LED 才可能導(dǎo)通發(fā)光；否則 LED 中無電流流通，不發(fā)光。 要使 LED 發(fā)光，應(yīng)滿足Irc IF = 10 mA。,2.2.2 其他形式的TTL門電路,(1-29),2.2.2 其他形式的TTL

16、門電路,(3) 實現(xiàn)電平轉(zhuǎn)換,TTL 與非門有時需要驅(qū)動其它種類門電路，而不同種類門電路的高低電平標準不一樣。應(yīng)用 OC 門就可以適應(yīng)負載門對電平的要求。,OC 門的 UOL 0.3V，UOH VDD，正好符合 CMOS 電路 UIH VDD，UIL 0的要求。,(1-30),2.2.2 其他形式的TTL門電路,即 Three-State Logic 門， 簡稱 TSL 門。其輸出有高電平態(tài)、低電平態(tài)和高阻態(tài)三種狀態(tài)。,0,1,1,0,0.3V,1V,導(dǎo)通,截止,截止,另一方面，V1 導(dǎo)通， uB1 = 0.3V + 0.7V = 1V，V2、V5 截止。,這時，從輸出端Y看進去，對地和對電源

17、 VCC 都相當于開路，輸出端呈現(xiàn)高阻態(tài)，相當于輸出端開路。,1V,導(dǎo)通,截止,截止,Z,這時 VD 導(dǎo)通，使uC2 = 0.3V + 0.7V = 1V，使 V4 截止。,二、三態(tài)輸出門,1. 電路、邏輯符號和工作原理,工作原理,(1-31),2.2.2 其他形式的TTL門電路,二、三態(tài)輸出門,1. 電路、邏輯符號和工作原理,(1-32),2.2.2 其他形式的TTL門電路,EN 即 Enable,(1-33),2.2.2 其他形式的TTL門電路,2. 應(yīng)用,(1-34),2.2.2 其他形式的TTL門電路,(2) 構(gòu)成雙向總線,(1-35),2.3 CMOS邏輯門電路,是由增強型 PMOS

18、 管和增強型 NMOS 管組成的互補對稱 MOS 門電路。比之 TTL，其突出優(yōu)點為：微功耗、抗干擾能力強。,主要要求：,掌握 CMOS 反相器的電路、工作原理 和主要外特性。,了解 CMOS 與非門、或非門、開路門、 三態(tài)門和傳輸門的電路和邏輯功能。,(1-36),2.3 CMOS邏輯門電路,一、CMOS 反相器,（一）電路基本結(jié)構(gòu),要求VDD UGS(th)N +UGS(th)P且 UGS(th)N =UGS(th)P,UGS(th)N,增強型 NMOS 管開啟電壓,增強型 PMOS 管開啟電壓,UGS(th)P,UIL = 0 V，UIH = VDD,(1-37),2.3 CMOS邏輯門

19、電路,（二）工作原理,uOVDD 為高電平。,uO0V 為低電平。,可見該電路構(gòu)成 CMOS 非門，又稱 CMOS 反相器。,無論輸入高低，VN、VP 中總有一管截止，使靜態(tài)漏極電流 iD 0。因此 CMOS 反相器靜態(tài)功耗極微小。,(1-38),2.3 CMOS邏輯門電路,二、其它功能的 CMOS 門電路,（一）CMOS 與非門和或非門,1. CMOS 與非門,(1-39),2.3 CMOS邏輯門電路,CMOS 與非門工作原理,(1-40),2.3 CMOS邏輯門電路,2. CMOS 或非門,(1-41),2.3 CMOS邏輯門電路,（二）漏極開路的 CMOS 門,簡稱 OD 門,與 OC

20、門相似，常用作驅(qū)動器、電平轉(zhuǎn)換器和實現(xiàn)線與等。,需外接上拉電阻 RD,(1-42),由一對參數(shù)對稱一致的增強型 NMOS 管和 PMOS 管并聯(lián)構(gòu)成。,（三）CMOS 傳輸門,工作原理,MOS 管的漏極和源極結(jié)構(gòu)對稱，可互換使用，因此 CMOS 傳輸門的輸出端和輸入端也可互換。,當 C = 0V，uI = 0 VDD 時，VN、 VP 均截止，輸出與輸入之間呈現(xiàn)高 電阻，相當于開關(guān)斷開。,uI 不能傳輸?shù)捷敵龆?，稱傳輸門關(guān)閉。,當 C = VDD，uI = 0 VDD 時，VN、VP 中至少有一管導(dǎo)通，輸出與輸入之間呈現(xiàn)低電阻，相當于開關(guān)閉合。,uO = uI，稱傳輸門開通。,2.3 CMOS

21、邏輯門電路,(1-43),傳輸門是一個理想的雙向開關(guān)， 可傳輸模擬信號，也可傳輸數(shù)字信號。,TG 即 Transmission Gate 的縮寫,（三）CMOS 傳輸門,2.3 CMOS邏輯門電路,(1-44),（四）CMOS 三態(tài)輸出門,工作原理,因此構(gòu)成使能端低電平有效的三態(tài)門。,2.3 CMOS邏輯門電路,(1-45),2.4 集成運放運算電路,由于運放的開環(huán)放大倍數(shù)很大，輸入電阻高，輸出電阻小，在分析時常將其理想化，稱其所謂的理想運放。,理想運放的條件,放大倍數(shù)與負載無關(guān)。分析多個運放級聯(lián)組合的線性電路時可以分別對每個運放進行。,運放工作在線性區(qū)的特點,在分析信號運算電路時對運放的處理

22、,(1-46),2.4 集成運放運算電路,一、比例運算電路,作用：將信號按比例放大。,類型：同相比例放大和反相比例放大。,方法：引入深度電壓并聯(lián)負反饋或電壓串聯(lián)負反饋。這樣輸出電壓與運放的開環(huán)放大倍數(shù)無關(guān)，與輸入電壓和反饋系數(shù)有關(guān)。,(1-47),為提高精度，一般取,電壓并聯(lián)負反饋,由第5章可知該電路為負反饋電路。,即電路處于深度負反饋條件下，虛短和虛斷成立。,（1）反相比例運算電路,利用虛短和虛斷得,運算放大器輸入端無共模信號 運算電路輸入電阻較小,由于運放的增益一般有 ，,所以,輸出與輸入反相,2.4 集成運放運算電路,(1-48),2.4 集成運放運算電路,電壓串聯(lián)負反饋,（2）同相比例運算電路,利用虛短和虛斷得,運算放大器輸入端有共模信號 運算電路輸入電阻很大,輸出與輸入同相,電壓跟隨器,(1-49),2.4 集成運放運算電路,二、加減運算電路,由虛短、虛斷和N點KCL得：,若,則有,（加法運算）,輸出再接一級反相電路,可得,（1）加法運算電路,(1-50),2.4 集成運放運算電路,（2）減法運算電路,第一級反相比例,第二級反相加法,1、利用反相信號求和以實現(xiàn)減法運算,即,當 時,得,（減法運算）,(1-51),2.4 集成運放