CMOS三態(tài)門集成電路課程設(shè)計(jì)

1集成電路課程設(shè)計(jì)前言集成電路在當(dāng)今社會(huì)中發(fā)揮著越來越重要的作用。也越來越成為衡量一個(gè)國家高科技技術(shù)水平的重要指標(biāo)。作為一門重要的課程，集成電路課程設(shè)計(jì)是電子科學(xué)與技術(shù)專業(yè)要求的實(shí)踐課程，主要目的是使學(xué)生熟悉集成電路制造技術(shù)、半導(dǎo)體器件原理和集成電路分析與設(shè)計(jì)基礎(chǔ)。提高學(xué)生綜合運(yùn)用已掌握的知識(shí)，利用相關(guān)軟件，進(jìn)行集成電路芯片的能力。集成電路設(shè)計(jì)主要包括以下幾個(gè)方面。系統(tǒng)設(shè)計(jì)電路設(shè)計(jì)及模擬版圖設(shè)計(jì)版圖驗(yàn)證等正向設(shè)計(jì)方法。1. 設(shè)計(jì)需求分析1.1設(shè)計(jì)內(nèi)容及其性能指標(biāo)要求器件名稱：CMOS三態(tài)門器件要求電路性能指標(biāo)：（1） 輸出高電平時(shí)，|I OH|20A，V OH，min =5V；（2） 輸出底電平時(shí)，|I OL|4mA，V OL，man =0V；（3） 輸出級充放電時(shí)間t r=tf ，t pd25ns；（4） 工作電源5V，常溫工作，工作頻率f work=100HZ，最大功耗P max150mW。1.2設(shè)計(jì)指標(biāo)1. 獨(dú)立完成設(shè)計(jì)三態(tài)門芯片的全過程；2. 設(shè)計(jì)時(shí)使用的工藝及設(shè)計(jì)規(guī)則： MOSIS:mhp_n12；3. 根據(jù)所用的工藝，選取合理的模型庫；4. 選用以lambda()為單位的設(shè)計(jì)規(guī)則；5. 全手工、層次化設(shè)計(jì)版圖；6. 達(dá)到設(shè)計(jì)要各項(xiàng)指標(biāo)要求。22. 設(shè)計(jì)實(shí)現(xiàn)2.1 三態(tài)門芯片簡介所謂三態(tài)門（TG）就是一種傳輸模擬信號的模擬開關(guān)。CMOS三態(tài)門門由一個(gè)P 溝 道和一個(gè)N溝道增強(qiáng)型MOSFET并聯(lián)而成，如下圖所示。它的管腳圖如圖1所示，其邏輯真值表如表1所示：三態(tài)門原理圖圖1 三態(tài)門芯片管腳圖表1 三態(tài)門真值表EN A Y1 0 01 1 10 Z Z30 Z Z從圖1可以看出三態(tài)門芯片是一個(gè)反相器與一組互補(bǔ)的增強(qiáng)型場效應(yīng)管組成，而反相器也可以由一組互補(bǔ)的增強(qiáng)型場效應(yīng)管構(gòu)成。因此，本電路的重點(diǎn)是增強(qiáng)型場效應(yīng)管的使用。從真值表我們可以看出EN為使能端。當(dāng)其為1時(shí)，輸出等于輸入，當(dāng)其為0時(shí)，輸出為高阻態(tài)。2.2 電路工作原理TP和TN 是結(jié)構(gòu) 對稱的器件， 它們的漏極和源極是可互 換的。設(shè)它們的開啟電壓|VT|=2V且輸入模擬信號的變化范圍為-5V到+5V 。為 使襯底與漏源 極之間的PN結(jié)任何時(shí)刻都不致正偏，故TP 的襯底接+5V電壓，而TN的襯底接-5V電壓。兩管的柵極由互 補(bǔ)的信號電壓（+5V和-5V）來控制，分別用C和 !C表示。傳輸門的工作情況如下：當(dāng)C端接低電壓-5V時(shí)TN的柵壓 即為-5V，vI取-5V到+5V 范圍內(nèi) 的任意值時(shí) ，TN均不導(dǎo)通。同時(shí) 、TP 的柵壓為+5V，TP亦不導(dǎo)通?？梢?，當(dāng)C端接低 電壓時(shí)，開關(guān)是斷開的。 為使開關(guān)接通，可將C端接高電壓+5V。此時(shí)TN的柵壓為+5V ，vI在-5V到+3V 的范 圍內(nèi)，TN導(dǎo) 通。同時(shí)TP的棚壓為-5V，vI 在-3V到+5V 的范 圍內(nèi)TP將導(dǎo)通。由上分析可知，當(dāng)vI+3V時(shí)，僅有TP導(dǎo)通當(dāng)vI 在-3V到+3V 的范 圍內(nèi)，TN和 TP兩管均導(dǎo)通。進(jìn)一步分析還可看到，一管導(dǎo)通4的程度愈深，另一管的導(dǎo)通程度則相應(yīng)地減小。換句話說，當(dāng)一管的導(dǎo)通電阻減小，則另一管的導(dǎo)通電阻就增加。由于兩管系并聯(lián)運(yùn)行，可近似地認(rèn)為開關(guān)的導(dǎo)通電阻近似為一常數(shù)。這是CMOS傳輸出門的優(yōu)點(diǎn)。在正常工作時(shí)，模擬開關(guān)的導(dǎo)通電阻值約為數(shù)百歐，當(dāng)它與輸入阻抗為兆歐級的運(yùn)放串接時(shí)，可以忽略不計(jì)。2.3 電路設(shè)計(jì)本次設(shè)計(jì)采用的是m12_20的模型庫參數(shù)進(jìn)行各級電路的尺寸計(jì)算，其參數(shù)如下：NMOS: ox=3.98.8510 12 F/m n=605.31210 4 /Vstox=3951010 m Vtn=0.81056VPMOS: ox=3.98.8510 12 F/m p=21910 4 /Vstox=3951010 m Vtp=0.971428V2.2.1 反相器電路設(shè)計(jì)根據(jù)要求反相器電路等效電路圖如圖3所示，輸入Vi為前一級的輸出，可認(rèn)為是理想的輸出，即V IL=Vss, VIH=VDD。圖3 反相器電路（1） 反相器N管（W/L）N的計(jì)算當(dāng)輸入為高電平時(shí)，輸出為低電平，N管導(dǎo)通，工作在線性區(qū)，要求|I OL|4mA，V OL，man =0.4V，根據(jù)NMOS管理想電流分方程分段表達(dá)式：5= 22因此，()= 410 339510 83.98.8510 14605.312(5 0.81056)0.4 (0.4)22 則， ()=48(2) 反相器P管（W/L）P的計(jì)算當(dāng)輸入為低電平時(shí)，輸出為高電平，P管導(dǎo)通，工作在線性區(qū)。同時(shí)要求N管和P管的充放電時(shí)間t r=tf ，分別求出這兩個(gè)條件下的（W/L） P，min 極限值，然后取大者。1. 以|I OH|20A，V OH，min =4.4V為條件計(jì)算（W/L） P，min 極限值：用PMOS管的理想電流方程分段表達(dá)式：= ( |)( ) ( )22 因此()= 2010 639510 83.98.8510 14219(5 0.971428)(5 4.4) (5 4.4)22 則，()=12. N管和P管的充放電時(shí)間tr和tf表達(dá)式分別為 dtntndtnddtnnoxLf VVVWCt 2019l1.0226 dtptpdtpddtppoxLr VVVWtCt 2019ln1.022計(jì)算得出：()=7.1410 3則（W/L）P=140取其中的大值作為輸出級P管的尺寸，則（W/L）P=1402.2.2傳輸門MOS的尺寸計(jì)算內(nèi)部邏輯門的電路如圖5所示。根據(jù)截止延遲時(shí)間t pLH和導(dǎo)通延遲時(shí)間t pHL的要求，在最壞情況下，必須保證等效N管、P管的等效電阻與內(nèi)部基本反相器的相同，這樣三輸入與非門就相當(dāng)于內(nèi)部基本反相器了。因此，N管的尺寸放大3倍，而P管尺寸不變，即：圖5 傳輸門代入反相器的尺寸得，傳輸門的尺寸為：， 內(nèi) 部 反 相 器， 與 非 門 ， 內(nèi) 部 反 相 器， 與 非 門 PP3LWLNN7（ ） ,內(nèi)部 邏輯門 =3（ ） ,內(nèi)部反相器 =6（ ） ,內(nèi)部 邏輯門 =（ ） ,內(nèi)部反相器 =6至此，完成了全部器件的尺寸計(jì)算，匯總列出各級N管和P管的尺寸如下：反相器：（） =44 =88（） =6 =12（） ，提拉管 =1 ,提拉管 =6傳輸門：（ ） ,內(nèi)部反相器 =2 =4（ ） ,內(nèi)部反相器 =6 =122.3 延遲估算估算功耗時(shí)功耗仿真如下圖。8圖113. 繪圖仿真軟件和版圖設(shè)計(jì)軟件介紹3.1 orcad簡介ORCAD CapQure是一款基于Windows 操作環(huán)境下的電路設(shè)計(jì)工具。利用CapQure軟件，能夠?qū)崿F(xiàn)繪制電路原理圖以及為制作PCB和可編 程的邏輯設(shè)計(jì)提供連續(xù)性的仿真信息。OrCAD CapQure作為行業(yè)標(biāo)準(zhǔn)的PCB原理圖輸入方式，是 當(dāng)今世界最流行的原理圖輸入工具之一，具有簡單直觀的用戶設(shè)計(jì)界面。OrCAD CapQure CIS具有功能強(qiáng)大的元件信息系統(tǒng)，可以在線和集中管理元件 數(shù)據(jù)庫，從而大幅提升電路設(shè)計(jì)的效率。OrCAD CapQure提供了完整的、可調(diào)整的原理圖設(shè)計(jì)方法，能夠有效應(yīng)用于PCB的設(shè)計(jì)創(chuàng)建、管理和重用。將原理圖設(shè)計(jì)技術(shù)和PCB布局布 線技術(shù)相結(jié)合，OrCAD能夠幫助設(shè)計(jì)師從一開始就抓住設(shè)計(jì)意圖。不管是用于設(shè)計(jì)模擬電路、復(fù)雜的PCB、FPGA和CPLD、PCB改版的原理圖修改，還是用于設(shè)計(jì)層次模塊，OrCAD CapQure都能為設(shè)計(jì)師提供快速的設(shè)計(jì)輸入工具。此外，OrCAD CapQure原理圖輸入技術(shù)讓設(shè)計(jì)師可以隨時(shí)輸入、修改和檢驗(yàn)PCB設(shè)計(jì)。3.1.1 orcad原理圖設(shè)計(jì)步驟1.在菜單開始欄找到cadence。點(diǎn)擊，展開。選擇orcad capQure cis,打開。2.新建工程。3.在會(huì)原理圖界面繪制元器件。4添加相應(yīng)元器件的元件庫。93.1.2orcad原理圖仿真步 驟1.創(chuàng)建仿真文件Pspice-new simulation profile 2設(shè)置仿真參數(shù)雙擊xxx.bias 文件3開始仿真點(diǎn)擊 圖標(biāo)4觀察仿真結(jié)果。 4.電路模擬仿真電路模擬需要在原理圖中加入激勵(lì)源，并且必須使用可以仿真的元器件繪制仿真原理圖。在模擬時(shí)進(jìn)行直流掃描分析，然后就可得出功耗。把電路圖轉(zhuǎn)為SPICE文件，加入電路特性分析指令和控制語句，即可對電路進(jìn)行仿真。圖12 電路模擬原理圖4.1 直流分析10Ven由0V變化到8V的過程中，反相器輸出端波形在2.5V處出現(xiàn)急劇下降的情況。因此可以