畢業(yè)設(shè)計(jì) 4位CMOS流水線ADC的設(shè)計(jì).doc

重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文）4位CMOS流水線ADC的設(shè)計(jì)學(xué)生：學(xué)號(hào)：指導(dǎo)教師：專業(yè)：重慶大學(xué)光電工程學(xué)院二OO九年六月GraduationDesign(Thesis)ofChongqingUniversityDesignofA4-BitCMOSPipelinedADCUndergraduate:XiaoShengqiangSupervisor:AssociateProfessorPanYinsongMajor:ElectronicScienceAndTechnologyCollegeOfOptoelectronicEngineeringChongqingUniversityJune2009重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文）中文摘要I摘要隨著數(shù)字信號(hào)處理技術(shù)的迅速發(fā)展和成熟，將需處理的模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)來進(jìn)行信號(hào)處理的方法得到了越來越廣泛的應(yīng)用。ADC作為連接模擬和數(shù)字世界的接口電路，在這種處理方法中占據(jù)著十分重要的地位，甚至影響到了數(shù)字信號(hào)處理技術(shù)的應(yīng)用和推廣。此外，作為IC設(shè)計(jì)主流的CMOS技術(shù)的不斷發(fā)展帶來了越來越明顯的速度、功耗、和成本優(yōu)勢(shì)，特別是SOC技術(shù)、數(shù)模混合IC設(shè)計(jì)技術(shù)的出現(xiàn)，更是把ADC的設(shè)計(jì)重新推到了設(shè)計(jì)的重要地位。本文設(shè)計(jì)了一個(gè)4位CMOS流水線ADC，采樣速率為20MSPS。在了解了CMOS流水線ADC的原理和分析了若干設(shè)計(jì)的優(yōu)缺點(diǎn)后，主要做了以下的工作：（1）采用翻轉(zhuǎn)結(jié)構(gòu)的采樣保持電路，降低了功耗；（2）采用了數(shù)字糾錯(cuò)技術(shù)和增益誤差校正技術(shù)，減小了系統(tǒng)的誤差；（3）采用一種動(dòng)態(tài)比較器來提高速度、降低功耗，該動(dòng)態(tài)比較器直流功耗為0；（4）對(duì)各個(gè)核心單元電路進(jìn)行了仿真，并結(jié)合設(shè)計(jì)要求進(jìn)行了優(yōu)化。研究結(jié)果表明，本次設(shè)計(jì)達(dá)到了要求，具有一定的理論價(jià)值和應(yīng)用前景。關(guān)鍵詞：ADC，流水線，采樣保持，子ADC，子DAC重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文）ABSTRACTIIABSTRACTBecauseoftherapiddevelopmentandmaturingofdigitalsignalprocessingtechnology,toconverttheanalogsignalstodigitalsignalsbecomesmoreandmorepopular.Asaconnectionofanaloganddigitalcircuits,ADCplaysagreatroleinthisprocessing,andevenmoreaffectstheapplicationandpromotionofdigitalsignalprocessingtechnology.Inaddition,theunceasingdevelopmentofCMOStechnologywhichisamainstreamofICdesignbringsmoreandmoreobviousspeed,power,andcostadvantages,andespeciallytheSOCtechnologyandmixed-signalICdesigntechniquesturnup,whichputtheADCdesigntothemostimportantstatusindesign.ThispaperdesignsafourbitsCMOSpipelineADCanditssamplingrateis20MSPS.BystudyingtheCMOSpipelineADCsprincipleandanalyzingtheadvantagesanddisadvantagesofseveraldesignsthesethingshasbeendone:(1)Usingtheflipstructuresamplingcircuittoreducethepowerconsumption；(2)Usingthedigitalcorrectiontechnologyandgainerrorcorrectiontechnique,toreducetheerrorofthesystem；(3)Usingadynamiccomparatorsforhighspeedandlowerpowerconsumption,andthedynamiccomparatorsdcpoweris0；(4)simulatethemainunitcircuitandoptimizethedesignfortherequirements.Theresearchresultsshowthatthedesignmeetsthestandards,andhascertaintheoreticalvalueandapplicationprospect.Keywords：ADC,pipelined,sample-hold,sub-ADC,sub-DAC重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文）目錄IV目錄摘要.IABSTRACT.II1緒論.51.1課題背景.51.2國內(nèi)外研究現(xiàn)狀及發(fā)展方向.61.3論文結(jié)構(gòu)安排.82流水線ADC的原理分析.92.1流水線ADC的工作原理.92.2模數(shù)轉(zhuǎn)換器的性能參數(shù).123流水線ADC誤差分析及性能改進(jìn).153.1流水線ADC誤差分析.153.1.1MOS采樣開關(guān)的誤差.153.1.2MDAC電路的誤差分析.163.1.3比較器失調(diào).183.2減小誤差的措施.183.2.1底極板采樣技術(shù).183.2.2數(shù)字校正技術(shù).184核心單元電路的設(shè)計(jì).204.1采樣保持電路的設(shè)計(jì).204.1.1采樣保持放大器的設(shè)計(jì).204.1.2采樣保持模塊的設(shè)計(jì).224.2子ADC的設(shè)計(jì).244.2.1比較器的設(shè)計(jì).244.2.2編碼電路(DECODER)的設(shè)計(jì).264.3子DAC的設(shè)計(jì).274.3.1與非門電路的設(shè)計(jì).284.3.2子DAC電路及仿真.294.4數(shù)字校正電路的設(shè)計(jì).315版圖設(shè)計(jì).335.1版圖設(shè)計(jì)簡介.335.1.1版圖設(shè)計(jì)概述.33重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文）目錄IV5.1.2各種元器件的繪法.335.2單元電路的版圖設(shè)計(jì).355.2.1采樣保持放大器的版圖設(shè)計(jì).365.2.2采樣保持模塊的版圖設(shè)計(jì).375.2.3動(dòng)態(tài)比較器的版圖設(shè)計(jì).385.2.4編碼器的版圖設(shè)計(jì).395.2.5與非門電路的版圖設(shè)計(jì).405.2.6子DAC版圖設(shè)計(jì).415.2.7D觸發(fā)器的版圖設(shè)計(jì).42結(jié)論.43致謝.44參考文獻(xiàn).45重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計(jì)（論文）2流水線ADC的原理分析IV1緒論1.1課題背景隨著計(jì)算機(jī)技術(shù)、多媒體技術(shù)、信號(hào)處理(DSP)技術(shù)、微電子技術(shù)的發(fā)展，電子技術(shù)的應(yīng)用己經(jīng)逐漸滲透到軍事和民用領(lǐng)域的各個(gè)角落，不斷推出先進(jìn)的電子系統(tǒng)。目前，在信號(hào)傳輸和信號(hào)處理領(lǐng)域，大都采用數(shù)字系統(tǒng)進(jìn)行信號(hào)處理。但是，對(duì)來自于自然界的信號(hào)，如語音信號(hào)、傳感器信號(hào)等大多是模擬量，而且處理后的數(shù)字信號(hào)往往還要再轉(zhuǎn)換為模擬信號(hào)，以實(shí)現(xiàn)系統(tǒng)對(duì)外界的控制。因此在模擬世界和數(shù)字處理系統(tǒng)之間，必然要存在轉(zhuǎn)換接口。當(dāng)前先進(jìn)的電子設(shè)備系統(tǒng)中，它的前端和后端處理都分別應(yīng)用到A/D(Analog-to-Digital)和D/A(Digital-to-Analog)轉(zhuǎn)換器。模數(shù)轉(zhuǎn)換器(ADC)就是將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的接口電路，它的功能是把外界的模擬輸入量轉(zhuǎn)換為按照一定規(guī)則與之對(duì)應(yīng)的數(shù)字編碼。在現(xiàn)代先進(jìn)的電子系統(tǒng)前端和后端都要用到高性能1（包括高分辨率2、高速、低功耗、小面積等等）的模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器，來改善數(shù)字處理技術(shù)的性能，特別是諸如雷達(dá)、聲納、高分辨率視頻和圖像顯示、軍事和醫(yī)療成像、高性能控制器與傳動(dòng)器，以及包括無線電話和基站接收機(jī)在內(nèi)的現(xiàn)代數(shù)字通訊系統(tǒng)。A/D和D/A轉(zhuǎn)換器的市場(chǎng)呈穩(wěn)步增長的發(fā)展趨勢(shì)，在現(xiàn)代軍用和民用電子系統(tǒng)中均顯示出其重要地位。2000年的市場(chǎng)銷售額己達(dá)20.3億美元。在單片ADC的實(shí)現(xiàn)方面，相繼提出了全并行(Flash)、子區(qū)式(Subranging)、折疊-插值(FoldingandInterpolating)、流水線(Pipelined)、過采樣(OverSampling)、-和并行時(shí)間交織(ParallelTime-Interleaved)等結(jié)構(gòu)。其中全并行結(jié)構(gòu)由于其全并行信號(hào)處理的特點(diǎn)，在現(xiàn)有的結(jié)構(gòu)中速度最高，輸入到輸出延遲最小，但隨著分辨率的增加，內(nèi)部元件數(shù)目呈幾何級(jí)數(shù)上升，同時(shí)對(duì)電阻等元器件精度和匹配特性提出嚴(yán)格的要求；折疊插值結(jié)構(gòu)應(yīng)用折疊和插值技術(shù)糾正了全并行結(jié)構(gòu)中電路規(guī)模指數(shù)增長的缺點(diǎn)，但折疊處理限制了信號(hào)帶寬，并且對(duì)晶體管的跨導(dǎo)和匹配特性提出了很高的要求；子區(qū)式結(jié)構(gòu)通過將轉(zhuǎn)換范圍分區(qū)和信號(hào)分步的方法來換取電路規(guī)模和功耗