數(shù)據(jù)采集卡設(shè)計.doc

基于psd3234bv-24數(shù)據(jù)采集卡微型計算機(jī)控制技術(shù)期中試題基于pci總線的數(shù)據(jù)采集卡 自動化0905班 張亞明 0906050503摘要：本文采用一種基于usb接口的實用型數(shù)據(jù)采集卡。采用cpld和psd進(jìn)行信道前端處理，以fpga為采集的核心控制芯片并用于參數(shù)的存儲與讀寫，設(shè)計了一種快速、高精度數(shù)據(jù)采集卡硬件是一外置式的密封設(shè)備，軟件具有很好的用戶圖形界面。詳細(xì)地論述了本采集卡的硬件結(jié)構(gòu)，并列舉了采集卡的主要性能指標(biāo)，對采集卡所要求的性能指標(biāo)，詳細(xì)地論述了系統(tǒng)的硬件。關(guān)鍵詞：數(shù)據(jù)采集卡 cpld pci總線 usb設(shè)計要求： 該數(shù)據(jù)采集卡要求高精度數(shù)據(jù)采集，采用pci總線，運用usb接口。進(jìn)行32位數(shù)據(jù)輸入、16路數(shù)據(jù)輸出、4路可程控增益，必須具有隔離功能。引言：計算機(jī)技術(shù)在飛速發(fā)展，微機(jī)應(yīng)用日益普及深入，微機(jī)在通信、自動化、工業(yè)自動控制、電子測量、信息管理和信息系統(tǒng)等方面得到廣泛的應(yīng)用。在冶金、化工、醫(yī)學(xué)和電器性能測試等許多應(yīng)用場合需要同時對多通道快變的模擬信號進(jìn)行采集、預(yù)處理、暫存和向上位機(jī)傳送，再由上位機(jī)進(jìn)行數(shù)據(jù)分析處理、自動報表生成、信號波形顯示和輸出打印等處理。本文采用一種基于usb接口的實用型數(shù)據(jù)采集卡。采用cpld和dsp進(jìn)行信道前端處理，以fpga為采集的核心控制芯片并用于參數(shù)的存儲與讀寫，設(shè)計了一種快速、高精度數(shù)據(jù)采集卡硬件是一外置式的密封設(shè)備，軟件具有很好的用戶圖形界面。詳細(xì)地論述了本采集卡的硬件結(jié)構(gòu)，并列舉了采集卡的主要性能指標(biāo)，對采集卡所要求的性能指標(biāo)，詳細(xì)地論述了系統(tǒng)的硬件。設(shè)計方案：一、設(shè)計總框圖如圖1所示：本設(shè)計要求高精度數(shù)據(jù)采集，采用pci總線，運用usb接口。進(jìn)行32位數(shù)據(jù)輸入、16路數(shù)據(jù)輸出、4路可程控增益，必須具有隔離功能。cpci機(jī)箱pci總線pci地址總線數(shù)據(jù)總線控制總線eepromfpga32路數(shù)據(jù)輸入16路數(shù)據(jù)輸出圖1二、系統(tǒng)硬件設(shè)計：1 fpga/cpld簡介：fpga(現(xiàn)場可編程門陣列)與cpld(復(fù)雜可編程邏輯器件)都是可程邏輯器件，它們是在pal，gal等邏輯器件的基礎(chǔ)之上發(fā)展起來的。同以往的pal，gal等相比較，fpgacpld的規(guī)模比較大，它可以替代幾十甚至幾千塊通用ic芯片。這樣的fpgacpld實際上就是一個子系統(tǒng)部件。這種芯片受到世界范圍內(nèi)電子工程設(shè)計人員的廣泛關(guān)注和普遍歡迎。經(jīng)過了十幾年的發(fā)展，許多公司都開發(fā)出了多種可編程邏輯器件。比較典型的就是xiliil公司的fpga器件系列和a1tera公司的cpld器件系列，它們開發(fā)較早，占用了較大的pld市場。 盡管fpga、cpld和其它類型pld的結(jié)構(gòu)各有其特點和長處，但概括起來，它們由三大部分組成，如圖21所示:圖2.1 典型pld框圖 fpga芯片 本設(shè)計選用psd3234bv-24芯片，具有單片機(jī)8032內(nèi)核的快閃編程系統(tǒng)芯片，也是近年來開發(fā)的新型轉(zhuǎn)換器件。包含兩大功能模塊：mcu和psd模塊。其中mcu模塊由1個標(biāo)準(zhǔn)的8032內(nèi)核，眾多的外設(shè)電路（特殊功能寄存器（sfr）、定時器/計數(shù)器、pwm、管理功能電路lvd和監(jiān)視器、總線、片內(nèi)振蕩器、adc、i/o口和usb）和其他支持功能組成。而psd模塊將涉及存儲器模塊、pld模塊、電源管理單元（pmu）、i/o口和jtag接口。功能框圖如圖2.2所示：圖2.2psd3234bv-24功能框圖圖2.3psd3234bv-24芯片如圖2.3psd3234bv-24芯片所示，該芯片采用兩種單電源供電方式：4.55.5v；3.03.66v，故可直接供電。 psd 可編程系統(tǒng)器件psd是psd3234bv-24的核心電路，主要由存儲器模塊 、pld、i/o口、電源管理單元（pmu）和jtag接口組成，如圖2.4所示。圖2.4 psd內(nèi)部功能框圖 pci總線： pci總線協(xié)議： pci總線的概念是由intel公司聯(lián)合ibm、compaq、ast、hp、dec等100多家公司提出的，1999年2月公布。制定pci總線的目標(biāo)是建立一個工業(yè)標(biāo)準(zhǔn)的、低成本的、允許靈活配置的、高性能局部總線結(jié)構(gòu)。它既為今天的系統(tǒng)建立一個新的性能價格比，又能適應(yīng)將來cpu的特性，能在多種平臺和結(jié)構(gòu)中應(yīng)用。 pci總線標(biāo)準(zhǔn)是當(dāng)今pc領(lǐng)域中最流行的總線標(biāo)準(zhǔn)。隨著cpu的快速發(fā)展，基于圖形的操作系統(tǒng)(如windows)迅速普及、多媒體、視頻處理和網(wǎng)絡(luò)傳輸?shù)拇罅繎?yīng)用，使isa總線逐漸成為系統(tǒng)數(shù)據(jù)傳輸瓶頸。pci總線可以很好地滿足上述需要。pci是一種局部總線(local bus)，由于獨立于cpu的結(jié)構(gòu)，使總線形成了一種獨特的中問緩沖器的設(shè)計，從而與cpu及時鐘頻率無關(guān)。因此用戶可以將一些高速外設(shè)，如網(wǎng)絡(luò)適配卡、圖形卡、硬盤控制器等從isa總線上卸下，而通過局部總線直接掛接到pci總線上，使之與高速的cpu總線相匹配，從而打破了數(shù)據(jù)io的瓶頸，使高性能cpu的功能得以充分發(fā)揮。 pci總線的系統(tǒng)結(jié)構(gòu)： 在一個pci系統(tǒng)中可以做到高速外部設(shè)備和低速外部設(shè)備共存、pci總線與isaeisa總線并存，如圖2.5中所示。圖2.5 pci系統(tǒng)結(jié)構(gòu)圖在圖2.5中可以看出，處理器cache存儲器子系統(tǒng)經(jīng)過一個pci橋連接到pci總線上。此橋提供了一個低延遲的訪問通路，從而使處理器能夠直接訪問通過它映射于存儲器空間或io空間的pci設(shè)備，也提供了能使pci主設(shè)備直接訪問主存的高速通路。該橋也能提供數(shù)據(jù)緩沖功能，以使cpu與pci總線上的設(shè)備并行工作而不必相互等待。另外，橋可使pci總線的操作與cpu總線分開，以免相互影響。 擴(kuò)展總線橋(標(biāo)準(zhǔn)總線接口)的設(shè)置是為了能在pci總線上接出一條標(biāo)準(zhǔn)io擴(kuò)展總線，如isa，eisa或mca總線，從而可繼續(xù)使用現(xiàn)有的io設(shè)備，以增加pci總線的兼容性和選擇范圍。一般地，典型的pci局部總線系統(tǒng)中，最多支持三個插槽(連接器)，但這樣的擴(kuò)充能力并不一定是必要的。pci接插卡連接器屬于微通道(mc)類型的連接器。同樣的pci擴(kuò)充板連接器也可以用在isa，eisa及mca總線的系統(tǒng)中。如圖2.6所示：圖2.6 pci接口定義圖2.7 pci接口與fpga接線原理圖 32路數(shù)據(jù)量輸入：有設(shè)計要求知，系統(tǒng)對數(shù)據(jù)采樣時進(jìn)行32路數(shù)據(jù)采集，分為32路數(shù)字采集和32路模擬量采集，同時須具有隔離功能。 數(shù)字輸入時，通過光耦隔離后直接通過fpga的32個i/o接口接收數(shù)字量，光耦隔離選擇tlp521-4，而tlp521-4 提供了4 個孤立的光耦中16 引腳塑料dip 封裝，內(nèi)置4路線性光耦，也可以用于數(shù)字量隔離。32路數(shù)字量輸入共需8片。其電路圖原理如圖2.8所示。其中p5為數(shù)字量輸入接口 模擬輸入通過線性光耦隔離后，通過ad轉(zhuǎn)換成數(shù)字量送入fpga。由于路數(shù)太多，不可能用32個ad，因此選用4片cd4051多路選擇開關(guān)，將32路選擇成4個8選1，因此需要4個cd4051,4個ad轉(zhuǎn)換器。ad選擇ads7822,12位高精度ad轉(zhuǎn)換器，采用串行接口，占用fpga 的i/o口少。光耦選擇tlp521-4，內(nèi)置4路線性光耦，可以用于模擬量隔離。32路數(shù)字量共需8片。其電路圖原理如圖2.9所示。其中p4為模擬量輸入接口。圖2.8 32路數(shù)字輸入電路圖 圖2.9 32路模擬量輸入原理圖 16路數(shù)據(jù)輸出： 數(shù)據(jù)輸出時同樣包括16位的數(shù)字量輸出和16位的模擬量輸出。16路數(shù)字量輸出直接由fpga16個i/o口產(chǎn)生，通過光耦隔離后輸出，光耦選擇tlp521-4，內(nèi)置4路線性光耦，也可以用于數(shù)字量隔離。16路數(shù)字量輸出共需4片。其電路圖如圖2.10所示。其中p3為數(shù)字量輸出接口。 模擬輸出采用ad產(chǎn)生模擬量，并通過cd4015轉(zhuǎn)換為8路，再通過電壓保持器保持電壓。要輸出十六路，需要兩片cd4051,16片lf398電壓保持器。da選用tlv5618，tlv5618是12位高精度da，有兩路輸出，采用串行通信，可節(jié)約fpga的 i/o口。16路模擬輸出中有4路是程控增益，因此還需要程控增益運放。本設(shè)計采用ths7002，ths7002是雙通道數(shù)字可控增益運放，因此需要2片。其電路圖如圖2.11.1、2.11.2所示。其中p6為模擬量輸出接口。圖2.10 16路數(shù)字輸出電路原理圖圖2.11.1 da轉(zhuǎn)換與cd4015連接電路原理圖圖2.11.2 4路程控放大與輸出接口圖2.11 16路模擬量輸出三、系統(tǒng)軟件設(shè)計 psd3234bv-24控制流程圖：圖3.1psd3234bv-24控制流程圖 psd3234bv-24軟件流程圖: 初始化是否到采集數(shù)據(jù)數(shù)據(jù)處理檢測電壓電壓是否過低進(jìn)行充電yny進(jìn)入低耗是否采集到數(shù)據(jù)顯示數(shù)據(jù)nyn開始掉電保護(hù)圖3.2psd3234bv-24軟件流程圖 自動掉電保護(hù)復(fù)位允許apd （把pmmr0的第1位置1）選擇設(shè)置pmmr0中的4和5位pmmr2中的2-6位，就能屏蔽需要的pld輸入信號15個時鐘周期后ale是否為空閑模式psd模塊進(jìn)入掉電模式y(tǒng)n圖3.3 自動掉電流程圖四、結(jié)論 當(dāng)前，隨著電子技術(shù)的飛速發(fā)展，智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù)量日益增大，要求數(shù)據(jù)傳送的速度也越來越快，傳統(tǒng)的數(shù)據(jù)傳輸方式已無法滿足目前的要求。在此前提下，采用高速數(shù)據(jù)傳輸技術(shù)成為必然，dma(直接存儲器訪問)技術(shù)就是較理想的解決方案之一，能夠滿足信息處理實時性和準(zhǔn)確性的要求。 本文以硬件描述語言和可編程邏輯器件(fpga)為技術(shù)支撐，設(shè)計pci控制器的總體結(jié)構(gòu)。在通道檢測模塊中，解決了信號抗干擾和請求信號撤銷問題，并提出并行通道檢測算法；在優(yōu)先級管理模塊中提出了動態(tài)優(yōu)先級端口響應(yīng)機(jī)制；在傳輸模塊中采用狀態(tài)機(jī)的設(shè)計思想設(shè)計