2012年P(guān)SoC設(shè)計(jì)培訓(xùn)_第二部分

何賓 Tel：email: CYPRESS PSOC系列 培訓(xùn)課程 Cypess PSoC Training Analog & Digital Circuit Design 版權(quán)所有，禁止未經(jīng)授權(quán)的商業(yè)使用行為 CYPRESS PSOC系列 培訓(xùn)課程 培訓(xùn)目標(biāo)及內(nèi)容 第二部分培訓(xùn)目標(biāo) : 基于邏輯表達(dá)式的門(mén)電路設(shè)計(jì)與實(shí)現(xiàn) 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 SR鎖存器的 IP設(shè)計(jì)和調(diào)用 有限狀態(tài)機(jī)的設(shè)計(jì)和實(shí)現(xiàn) 計(jì)數(shù)器的設(shè)計(jì)和實(shí)現(xiàn) 多諧振蕩器電路的設(shè)計(jì)和實(shí)現(xiàn) HDL高層次描述 CYPRESS PSOC系列 培訓(xùn)課程 簡(jiǎn)單邏輯門(mén)電路設(shè)計(jì)與實(shí)現(xiàn) -基本概念 術(shù)語(yǔ) “乘積 ”和 “和 ”來(lái)自數(shù)學(xué)，用來(lái)描述與（ AND） 和或（ OR）邏輯操作。 “乘積 ”定義為多個(gè)變量之間的 AND關(guān)系。 “和 ”定義 為任意數(shù)量邏輯變量的 OR關(guān)系。 任何邏輯系統(tǒng)能用兩種邏輯等效的方法表示，即積 之和（ Sum of Product, SOP）形式和和之積 (Product of Sum, POS)形式。 CYPRESS PSOC系列 培訓(xùn)課程 簡(jiǎn)單邏輯門(mén)電路設(shè)計(jì)與實(shí)現(xiàn) -基本概念 如下表所示，對(duì)于真值表的每一列，能生成一個(gè)乘 積項(xiàng)，稱為最小項(xiàng)。最小項(xiàng)通過(guò)對(duì)輸入變量相關(guān)的值 “ 相與 ”AND得到。 CYPRESS PSOC系列 培訓(xùn)課程 簡(jiǎn)單邏輯門(mén)電路設(shè)計(jì)與實(shí)現(xiàn) -基本概念 如果真值表特定的一行的變量值為 1，則包含變量 的名字， 比如 A。如果真值表特定的一行的變量值為 0 ，則包含變量名字的取反，比如 A。 如果關(guān)心輸出 Y為 1的行，可以發(fā)現(xiàn)當(dāng) m1， m3， m5時(shí)，輸出 Y為真。因此，可以寫(xiě) Y，通過(guò)簡(jiǎn)單的邏 輯 “或 ”上最小項(xiàng)（這些最小項(xiàng)輸出為 1）。輸出 Y可以 表示為： CBACBACBAY S O P _CYPRESS PSOC系列 培訓(xùn)課程 簡(jiǎn)單邏輯門(mén)電路設(shè)計(jì)與實(shí)現(xiàn) -基本概念 現(xiàn)在關(guān)注的不是真值表輸出為 1的行，而是關(guān)注的是 真值表輸出為 0的行。如上表所示。注意在這種情況下 Y 是 m0、 m2、 m4、 m6和 m7。從前面的最小項(xiàng)的定 義，使用德摩根 De Morgan定理，得到 ： CBACBACBACBAmomN O T |)|()&(0 稱 m0為最大項(xiàng) M0。最大項(xiàng)是對(duì)最小項(xiàng)的取反。 輸出 Y可以通過(guò)簡(jiǎn)單的邏輯“與”上最大項(xiàng)。輸出 Y可以表示為： )()()()()(_CBACBACBACBACBAY P O S CYPRESS PSOC系列 培訓(xùn)課程 簡(jiǎn)單邏輯門(mén)電路設(shè)計(jì)與實(shí)現(xiàn) -POS和 SOP邏輯電路的設(shè)計(jì) 1打開(kāi) PSoC Creator2.0 軟件，在主界面主菜單下， 選擇 File-New-Project ， 彈出如圖 2.1所示的界面，選 擇 Design標(biāo)簽。在 Design標(biāo) 簽下，選擇 Empty PSoC3 Design類(lèi)型。在 Location右 邊輸入該設(shè)計(jì)的路徑，在 Name右邊給出該設(shè)計(jì)的工 程名字 pos_sop，然后點(diǎn)擊 “OK”按鈕。 CYPRESS PSOC系列 培訓(xùn)課程 簡(jiǎn)單邏輯門(mén)電路設(shè)計(jì)與實(shí)現(xiàn) -POS和 SOP邏輯電路的設(shè)計(jì) 2. 如下圖所示，在 Workspace Explorer界面中，選擇 Source標(biāo)簽，在該窗口下，選擇 TopDesign.cysch，鼠 標(biāo)雙擊該條目，打開(kāi)原理圖界面。 CYPRESS PSOC系列 培訓(xùn)課程 簡(jiǎn)單邏輯門(mén)電路設(shè)計(jì)與實(shí)現(xiàn) -POS和 SOP邏輯電路的設(shè)計(jì) 3. 如圖所示，在主界面右側(cè) “Component Catalog”窗口中，選 擇 Cypress標(biāo)簽欄，并展開(kāi) Digital ，并展開(kāi)。找到 Logic子條目，并 展開(kāi)?？梢钥吹皆谶@個(gè)子條目下 ，提供了基本的邏輯門(mén)、 D觸發(fā)器 、查找表（ LUT）、邏輯高和邏 輯低等資源。 CYPRESS PSOC系列 培訓(xùn)課程 簡(jiǎn)單邏輯門(mén)電路設(shè)計(jì)與實(shí)現(xiàn) -POS和 SOP邏輯電路的設(shè)計(jì) 4.如下圖所示，在原理 圖界面中將分別繪制 POS和 SOP邏輯表達(dá)式的邏輯電路 。 在該設(shè)計(jì)中使用的邏輯 資源有： AND、 Not、 Or。 按照?qǐng)D中的參考電路，將所 需要的邏輯門(mén)用鼠標(biāo)拖到原 理圖界面中，并按照下圖放 置這些邏輯門(mén)。 CYPRESS PSOC系列 培訓(xùn)課程 簡(jiǎn)單邏輯門(mén)電路設(shè)計(jì)與實(shí)現(xiàn) -POS和 SOP邏輯電路的設(shè)計(jì) 5. 從下圖所示的繪圖工具欄中 ，選擇連線按鈕。 將上圖中的邏輯門(mén)連接在一起。 CYPRESS PSOC系列 培訓(xùn)課程 簡(jiǎn)單邏輯門(mén)電路設(shè)計(jì)與實(shí)現(xiàn) -POS和 SOP邏輯電路的設(shè)計(jì) 6. 如下圖所示，在主界面右側(cè) “Component Catalog”窗 口中，選擇 Cypress標(biāo)簽欄，并展開(kāi) Ports and Pins，并展開(kāi) 。找到 Digital Input Pin。并將 Digital Input Pin分別拖到圖的 位置，引腳的名字分別為 Pin_1， Pin_2和 Pin_3。并將其連 接到設(shè)計(jì)中。 7. 如下圖所示，在主界面右側(cè) “Component Catalog”窗 口中，選擇 Cypress標(biāo)簽欄，并展開(kāi) Ports and Pins。找到 Digita Output Pin，并將 Digital Output Pin分別拖到圖的位置 ，引腳的名字分別為 Pin_4和 Pin_5。并將其連接到設(shè)計(jì)中。 CYPRESS PSOC系列 培訓(xùn)課程 簡(jiǎn)單邏輯門(mén)電路設(shè)計(jì)與實(shí)現(xiàn) -POS和 SOP邏輯電路的設(shè)計(jì) CYPRESS PSOC系列 培訓(xùn)課程 簡(jiǎn)單邏輯門(mén)電路設(shè)計(jì)與實(shí)現(xiàn) -POS和 SOP邏輯電路的設(shè)計(jì) 8. 雙擊 Pin_1，打開(kāi)其配置界面，如圖所示配置參數(shù)： 在 General標(biāo)簽下， 將 Drive Mode改為 Resistive Pull Up。 Name： Pin_A 點(diǎn)擊“ OK”按鈕 CYPRESS PSOC系列 培訓(xùn)課程 簡(jiǎn)單邏輯門(mén)電路設(shè)計(jì)與實(shí)現(xiàn) -POS和 SOP邏輯電路的設(shè)計(jì) 9. 按步驟 8，分別將 Pin_2改名為 Pin_B和將 Pin_3改名 為 Pin_C。在 General標(biāo)簽下，將 Drive Mode改為 Resistive Pull UP。 10.雙擊 Pin_4，打開(kāi)配置界面。將其名字改為 Pin_X ；雙擊 Pin_5，打開(kāi)配置界面。將其名字改為 Pin_Y。 CYPRESS PSOC系列 培訓(xùn)課程 簡(jiǎn)單邏輯門(mén)電路設(shè)計(jì)與實(shí)現(xiàn) -POS和 SOP邏輯電路的設(shè)計(jì) 為了使設(shè)計(jì)有更好的可讀性。添加一些圖形和說(shuō) 明文字到設(shè)計(jì)中。如左圖所示，選擇注解 和長(zhǎng)方形 工具按鈕。按照下圖所示，完成整個(gè)設(shè)計(jì)。 CYPRESS PSOC系列 培訓(xùn)課程 簡(jiǎn)單邏輯門(mén)電路設(shè)計(jì)與實(shí)現(xiàn) -引腳分配 下面給出分配引腳的步驟，其步驟主要包括： 需要注意的是，在使用 PSoC不同的開(kāi)發(fā)平臺(tái)時(shí)，根 據(jù)不同平臺(tái)的設(shè)計(jì)資源，進(jìn)行引腳的分配，本節(jié)給出的 引腳分配僅供參考。 1. 如下圖所示，在 Workspace Explorer界面中，選擇 Source標(biāo)簽，在該窗口下，選擇 pos_sop.cydwr，鼠標(biāo)雙 擊該條目，打開(kāi)引腳分配界面。 CYPRESS PSOC系列 培訓(xùn)課程 簡(jiǎn)單邏輯門(mén)電路設(shè)計(jì)與實(shí)現(xiàn) -引腳分配 如下圖所示，分配引腳。 注： Pin_A、 Pin_B和 Pin_C引腳連接到外部的按鍵或開(kāi)關(guān)上， Pin_X 和 Pin_Y引腳連接到外部的 LED燈上。 CYPRESS PSOC系列 培訓(xùn)課程 簡(jiǎn)單邏輯門(mén)電路設(shè)計(jì)與實(shí)現(xiàn) -設(shè)計(jì)下載與測(cè)試 下面給出編譯設(shè)計(jì)并將其下載到目標(biāo)系統(tǒng)的步驟， 其步驟主要包含： 1. 在主界面主菜單下，選擇 Build-Build pos_sop， 對(duì)設(shè)計(jì)進(jìn)行編譯； 2. 給所用的 Cypress PSoC發(fā)板供電，并連接相應(yīng)的擴(kuò) 展模塊。 3. 在主界面主菜單下，選擇 Debug-Program，將設(shè) 計(jì)下載到目標(biāo)系統(tǒng)中； 4. 改變開(kāi)關(guān)的高低位置，觀察此時(shí)兩個(gè) LED燈按照 相同的規(guī)律變化，即驗(yàn)證兩種表達(dá)式的等效性。 CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -設(shè)計(jì)原理 本節(jié)將介紹 74LS138 3-8譯碼器的實(shí)現(xiàn)原理，左圖給出 了 74LS138譯碼器的符號(hào)描述。下表給出了編碼器的真值 表描述。編碼從 C， B， A引腳輸入。輸出 Y7-Y0用來(lái)指示 輸入的編碼的組合。 G1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 X 1 X X X X 1 1 1 1 1 1 1 1 X X 1 X X X 1 1 1 1 1 1 1 1 0 X X X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -設(shè)計(jì)原理 _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _2_ _ _ _21 )(0 ABCGGGY BA _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _2_ _ _ _ _21 )(1 ABCGGGY BA _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _2_ _ _ _21 )(2 ABCGGGY BA _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _2_ _ _ _ _21 )(3 BACGGGY BA _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _2_ _ _ _21 )(4 ABCGGGY BA _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _2_ _ _ _21 )(5 ABCGGGY BA _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _2_ _ _ _21 )(6 ABCGGGY BA _ _ _ _2_21 )(7 ABCGGGY BA CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -3-8譯碼器 IP核的設(shè)計(jì) 1. 打開(kāi) PSoC Creator2.0軟件，在主界面主菜單下，選擇 File-New-Project ，彈出創(chuàng)建新工程對(duì)話框。在對(duì)話框 中選擇 Other標(biāo)簽。在 Other標(biāo)簽下，選擇 PSoC Library類(lèi)型 。在 Location右邊輸入該設(shè)計(jì)的路徑，在 Name右邊給出該 設(shè)計(jì)的工程名字 3-8 decoder。點(diǎn)擊 “OK”按鈕。 CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -3-8譯碼器 IP核的設(shè)計(jì) 2在主界面的左側(cè)的 Workspace Explorer窗口，選 擇 Components標(biāo)簽，選中 “Project 3-8 decoder條目， 點(diǎn)擊鼠標(biāo)右鍵，出現(xiàn)浮動(dòng)菜單，選擇 “Add Component Item” 選項(xiàng)。 3彈出添加元件條目（ Add Component Item）對(duì)話 框界面，在 Implementation下，選擇 Schematic類(lèi)型，在 Component name的右邊給出元件的名字 decoder3_8。點(diǎn) 擊“ Create New”按鈕。 4出現(xiàn)原理圖設(shè)計(jì)界面，將鼠標(biāo)移動(dòng)到原理圖的 Page1標(biāo)簽上，并點(diǎn)擊鼠標(biāo)的右鍵，彈出浮動(dòng)菜單， 選擇 Rename Page，將該圖紙的名字修改成 low output。 CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -3-8譯碼器 IP核的設(shè)計(jì) 5該設(shè)計(jì)中，整個(gè)設(shè)計(jì)分別在兩張?jiān)O(shè)計(jì)圖紙內(nèi)完成 ，因此需要再生成一張?jiān)O(shè)計(jì)圖紙。再將鼠標(biāo)移動(dòng)到 low output標(biāo)簽上，點(diǎn)擊鼠標(biāo)右鍵，彈出浮動(dòng)菜單，選擇 Add Page，創(chuàng)建新的名字為 Page1原理圖，按照前面的步驟， 將該圖紙的名字修改成 high output。 6在主界面右側(cè)的 Component Catalog窗口內(nèi)，選擇 Cypress標(biāo)簽，在 Cypress Component Catalog下面找到 Digital條目，并展開(kāi)。在展開(kāi)項(xiàng)中找到 Logic條目，并展 開(kāi)，設(shè)計(jì)數(shù)字系統(tǒng)的所需要的元件包含在 Logic條目展開(kāi) 項(xiàng)中。 CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -3-8譯碼器 IP核的設(shè)計(jì) 7. 如圖所示，選擇 low_output設(shè)計(jì)圖紙，在該圖紙 中將完成 Y0Y3輸出邏輯電路的設(shè)計(jì)。 CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -3-8譯碼器 IP核的設(shè)計(jì) 注 1：圖中的 A1,A2,A3和 S0網(wǎng)絡(luò)上，存在跨頁(yè)連接符 號(hào) ，表示這些網(wǎng)絡(luò)將被另一張?jiān)O(shè)計(jì)圖紙使用，即跨頁(yè) 網(wǎng)絡(luò)的連接。 注 2：如果想修改該設(shè)計(jì)中任何一處連線的網(wǎng)絡(luò)名字 ，用鼠標(biāo)雙擊該連線，彈出 “Signal Name”對(duì)話框，不選擇 “Use computed name and width”，在 Signal Name下輸入所 希望的網(wǎng)絡(luò)的名字。按照?qǐng)D上的標(biāo)出的網(wǎng)絡(luò)的名字修改相 應(yīng)連線的網(wǎng)絡(luò)名字。 CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -3-8譯碼器 IP核的設(shè)計(jì) 8. 如下圖所示，選擇 high_output設(shè)計(jì)圖紙，在該 圖紙中將完成 Y4Y7輸出邏輯電路的設(shè)計(jì)。 CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -3-8譯碼器 IP核的設(shè)計(jì) 注 1：圖中的 A1， A2， A3和 S0網(wǎng)絡(luò)上，存在跨頁(yè) 連接符號(hào) ，表示這些網(wǎng)絡(luò)和名字為 low_output的設(shè) 計(jì)圖紙相關(guān)的網(wǎng)絡(luò)有連接關(guān)系，即跨頁(yè)網(wǎng)絡(luò)的連接。 注 2：如果想修改該設(shè)計(jì)中任何一處連線的網(wǎng)絡(luò)名 字，用鼠標(biāo)雙擊該連線，彈出 “Signal Name”對(duì)話框， 不選擇 “Use computed name and width”，在 Signal Name 下輸入所希望的網(wǎng)絡(luò)的名字。按照?qǐng)D上的標(biāo)出的網(wǎng)絡(luò) 的名字修改相應(yīng)連線的網(wǎng)絡(luò)名字。 CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -3-8譯碼器 IP核的設(shè)計(jì) 9設(shè)計(jì)完成后，鼠標(biāo)右鍵點(diǎn)擊任意一張?jiān)韴D， 出現(xiàn)浮動(dòng)菜單，選擇 “Generate Symbol”選項(xiàng)，生成如下 圖所示的原理圖符號(hào)。 CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -3-8譯碼器 IP核的設(shè)計(jì) 10在主界面主菜單下選擇 File-Close Workspace ，退出該設(shè)計(jì)。 下面準(zhǔn)備調(diào)用生成的 IP核，完成一個(gè)完整的設(shè)計(jì)。 CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -添加 3-8譯碼器 IP核實(shí)現(xiàn)設(shè)計(jì) 前面一節(jié)實(shí)現(xiàn)了 3-8譯碼器的邏輯電路的設(shè)計(jì)，這個(gè) 編碼器邏輯是以 IP核形式存在的。本節(jié)將通過(guò)調(diào)用這個(gè) IP核，最終實(shí)現(xiàn)編碼器的邏輯功能。 1打開(kāi) PSoC Creator2.0軟件，在主界面主菜單 下，選擇 File-New-Project ，彈出創(chuàng)建新工程界 面，選擇 Design標(biāo)簽。在 Design標(biāo)簽下，選擇 Empty PSoC3 Design類(lèi)型。在 Location右邊輸入該設(shè)計(jì)的路 徑，在 Name右邊給出該設(shè)計(jì)的工程名字 3-8 decoder， 然后點(diǎn)擊“ OK”按鈕。 CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -添加 3-8譯碼器 IP核實(shí)現(xiàn)設(shè)計(jì) 2在主界面的 Workspace 3-8 decoder窗口下，選 擇 Components標(biāo)簽欄，鼠標(biāo)右鍵點(diǎn)擊 Project 3-8 decoder 條目，出現(xiàn)浮動(dòng)菜單，選擇 “Import Component” 3出現(xiàn)導(dǎo)入元件對(duì)話框界面。點(diǎn)擊按鈕 ，在 digital_designdigital_ip 3-8decoder 3-8decoder.cylib目錄 下，找到 3-8decoder.cyprj文件，并打開(kāi)。導(dǎo)入工程后的 Source Project： 3-8decoder； Source Component： decoder3_8； Target Project： 3-8 decoder。 點(diǎn)擊“ OK”按鈕。 CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -添加 3-8譯碼器 IP核實(shí)現(xiàn)設(shè)計(jì) 4. 可以看到在 Workspace 3-8 decoder窗口下， Components標(biāo)簽欄的窗口中，新添加了 decoder3_8元 件。 CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -調(diào)用 3-8譯碼器 IP核實(shí)現(xiàn)設(shè)計(jì) 1在 Workspace Explorer界面中，選擇 Source標(biāo) 簽，在該窗口下，選擇 TopDesign.cysch，鼠標(biāo)雙擊該 條目，打開(kāi)原理圖界面。 2在主界面右側(cè) “Component Catalog”窗口中， 選擇 Default標(biāo)簽欄，并展開(kāi) Components，選中 decoder3_8，并將其拖入到原理圖界面中； CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -調(diào)用 3-8譯碼器 IP核實(shí)現(xiàn)設(shè)計(jì) CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -調(diào)用 3-8譯碼器 IP核實(shí)現(xiàn)設(shè)計(jì) 4在主界面右側(cè) “Component Catalog”窗口中，選 擇 Cypress標(biāo)簽欄，并展開(kāi) Digital。在展開(kāi)條目中找到 Logic，并展開(kāi)。將 Logic Low0和 Logic High1分別拖入 到原理圖界面中，如圖 3.20所示，選擇工具 ，將 IP核 與并相應(yīng)的引腳連接在一起。 CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -調(diào)用 3-8譯碼器 IP核實(shí)現(xiàn)設(shè)計(jì) 5用鼠標(biāo)雙擊 Pin_A、 Pin_B和 Pin_C引腳，打開(kāi)配 置界面，在 General標(biāo)簽窗口下將 Drive Mode改成 Resistive Pull Up（注意：必須修改成該配置）。 CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -引腳分配 需要注意的是，在使用 PSoC不同的開(kāi)發(fā)平臺(tái)時(shí)，根 據(jù)不同平臺(tái)的設(shè)計(jì)資源，進(jìn)行引腳的分配，本節(jié)給出的 引腳分配僅供參考。 1在 Workspace Explorer界面中，選擇 Source標(biāo)簽 ，在該窗口下，選擇 3-8 decoder.cydwr，鼠標(biāo)雙擊該條 目，打開(kāi)引腳分配界面。 CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -引腳分配 2如下圖所示，分配引腳。 注： Pin_A、 Pin_B和 Pin_C引腳連接到外部的按鍵或開(kāi)關(guān)上， Pin_Y0 Pin_Y7引腳連接到外部的 LED燈上。 CYPRESS PSOC系列 培訓(xùn)課程 3-8譯碼器電路的 IP設(shè)計(jì)和調(diào)用 -設(shè)計(jì)下載與測(cè)試 1在主界面主菜單下，選擇 Build-Build 3-8 decoder ，對(duì)設(shè)計(jì)進(jìn)行編譯； 2給所用的 Cypress PSoC開(kāi)發(fā)板供電，并連接相應(yīng) 的擴(kuò)展模塊。 3在主界面主菜單下，選擇 Debug-Program，將設(shè) 計(jì)下載到目標(biāo)系統(tǒng)中； 4改變編碼的輸入條件，觀察輸出的變化，驗(yàn)證設(shè) 計(jì)的正確性。 CYPRESS PSOC系列 培訓(xùn)課程 SR鎖存器的 IP設(shè)計(jì)和調(diào)用 -基本概念 下圖給出了基本 SR鎖存器的實(shí)現(xiàn)原理。 Q S R Q Q 狀態(tài) 0 0 1 1 不允許 0 1 1 0 置位 1 0 0 1 復(fù)位 1 1 Q0 Q0 保存 CYPRESS PSOC系列 培訓(xùn)課程 SR鎖存器的 IP設(shè)計(jì)和調(diào)用 -基本概念 仔細(xì)觀察上圖，雖然基本 SR鎖存器還是由基本的 邏輯門(mén)組成，但是和前面的組合邏輯電路最大的不同點(diǎn) 是，鎖存器增加了輸出到基本邏輯門(mén)的 “反饋 ”，而前面 的組合邏輯電路并不存在輸出到輸入的 “反饋 ”。 這個(gè)反饋的重要作用表明在：有反饋的邏輯電路中 ，當(dāng)前時(shí)刻邏輯電路的狀態(tài)，是由當(dāng)前時(shí)刻邏輯電路的 輸入和前一時(shí)刻邏輯電路的輸出狀態(tài)共同確定。 CYPRESS PSOC系列 培訓(xùn)課程 SR鎖存器的 IP設(shè)計(jì)和調(diào)用 -基本概念 1）假設(shè) S=0，而 R=1時(shí)，則 Q=1， Q=0。將這種輸入 稱為對(duì) SR鎖存器置位。 2）如果此時(shí) S=1，則 Q和 Q輸出不發(fā)生變化。因?yàn)?S輸入 變化，不會(huì)引起圖中底下 NAND狀態(tài)的變化，稱此時(shí)為保存條件 ，因?yàn)榇藭r(shí)輸出的狀態(tài)和 S變成 1是一樣的。 3）如果此時(shí) R=0，圖中上部的 NAND的輸出狀態(tài)發(fā)生變化 ，即 Q= 1， Q=0。稱此時(shí)的輸入條件為復(fù)位條件，因?yàn)榇藭r(shí) Q 輸出為 0； 4）如果此時(shí) R=1，由于前一時(shí)刻 Q=0， Q輸出 =1。 Q和 Q輸出狀態(tài)保持不變。 5）如果此時(shí) R=0，且 S=0時(shí)， Q=1,Q=1均為高。這 是不允許的狀態(tài)，這是因?yàn)榭偸窍Ｍ?Q和 Q是互補(bǔ)的。 一次只有一個(gè)輸入為低，然后為高。給一個(gè) S脈沖為低，這 樣設(shè)置 Q為 1，給 R脈沖為低，設(shè)置 Q為 0。 CYPRESS PSOC系列 培訓(xùn)課程 SR鎖存器的 IP設(shè)計(jì)和調(diào)用 - SR鎖存器的 IP設(shè)計(jì) 1打開(kāi) PSoC Creator2.0軟件，在主界面主菜單下， 選擇 File-New-Project ，彈出創(chuàng)建新工程對(duì)話框。在 對(duì)話框中選擇 Other標(biāo)簽。在 Other標(biāo)簽下，選擇 PSoC Library類(lèi)型。在 Location右邊輸入該設(shè)計(jì)的路徑，在 Name右邊給出該設(shè)計(jì)的工程名字 RS_Latch。點(diǎn)擊 “OK” 按鈕。 CYPRESS PSOC系列 培訓(xùn)課程 SR鎖存器的 IP設(shè)計(jì)和調(diào)用 - SR鎖存器的 IP設(shè)計(jì) 2在主界面的左側(cè)的 Workspace Explorer窗口，選 擇 Components標(biāo)簽，選中 “Project RS_Latch條目，點(diǎn)擊 鼠標(biāo)右鍵，出現(xiàn)浮動(dòng)菜單，選擇 “Add Component Item” 選項(xiàng)。 3彈出添加元件條目（ Add Component Item）對(duì)話 框界面，在 Implementation下，選擇 Schematic類(lèi)型，在 Component name的右邊給出元件的名字 RS_Latch。 點(diǎn)擊“ Create New”按鈕 CYPRESS PSOC系列 培訓(xùn)課程 SR鎖存器的 IP設(shè)計(jì)和調(diào)用 - SR鎖存器的 IP設(shè)計(jì) 4出現(xiàn)原理圖設(shè)計(jì)界面，將鼠標(biāo)移動(dòng)到原理圖的 Page1標(biāo)簽上，并點(diǎn)擊鼠標(biāo)的右鍵，彈出浮動(dòng)菜單，選擇 Rename Page，將該圖紙的名字修改成 RS。 5在主界面右側(cè)的 Component Catalog窗口內(nèi)，選 擇 Cypress標(biāo)簽，在 Cy