集成電路基礎(chǔ)實(shí)驗(yàn)cadence反相器設(shè)計(jì)

1、題目：反相器分析與設(shè)計(jì)姓名：白進(jìn)寶學(xué)院：微電子與固體電子學(xué)院學(xué)號(hào)：201722030523簽名：教師簽名：摘要 CMOS指互補(bǔ)金屬氧化物(PMOS管和NMOS管)共同構(gòu)成的互補(bǔ)型MOS集成電路制造工藝，它的特點(diǎn)是低功耗。由于CMOS中一對(duì)MOS組成的門(mén)電路在瞬間看，要么PMOS導(dǎo)通，要么NMOS導(dǎo)通，要么都截至，比線性的三極管(BJT)效率要高得多，因此功耗很低。本次設(shè)計(jì)的是反相器，通過(guò)電路搭建前仿真，實(shí)現(xiàn)其功能。然后進(jìn)行版圖設(shè)計(jì)，提取寄生參數(shù)后進(jìn)項(xiàng)后仿真。關(guān)鍵詞：CMOS、反相器、低功耗、集成電路版圖1、技術(shù)指標(biāo)要求面積：100um2速度：大于1GHz功耗：功耗與電源電壓、工作速度、負(fù)載等諸

2、多因素有關(guān)。2、電路搭建工藝庫(kù)：smic18mmrf器件參數(shù)：設(shè)置NMOS與PMOS寬長(zhǎng)比。電路結(jié)構(gòu)：如圖，電路結(jié)構(gòu)。有兩級(jí)反相器組成，第二級(jí)為負(fù)載，因?yàn)樵趯?shí)際電路中電路都是帶載的。 分別作NMOS和PMOS的直流輸出特性曲線，NMOS的閾值電壓大約為0.5V左右，PMOS的閾值電壓大約為0.6V左右。3、仿真（1）進(jìn)行直流傳輸特性仿真分析圖一電源電壓為5V，圖二電源電壓為2V。可以看到圖二的特性比圖一好，這是由于降低的電壓，從而使特性變好。繼續(xù)降低電源電壓為1V后，特性更好。但是當(dāng)降到200mV時(shí)，特性反而變差。這是由于當(dāng)電壓降到接近于閾值電壓或更低時(shí)，管子無(wú)法導(dǎo)通，性能變差。 （2）瞬態(tài)特

3、性分析瞬態(tài)特性分析，反相器實(shí)現(xiàn)非門(mén)的功能。將時(shí)間軸拉長(zhǎng)，可以看到當(dāng)輸出反向時(shí)，存在一個(gè)過(guò)沖現(xiàn)象，這是由于柵漏電容造成。 （3）工作頻率分析上圖為反相器沒(méi)有帶負(fù)載的情況下測(cè)出的下降時(shí)間，下圖為帶一個(gè)反相器測(cè)出的下降時(shí)間。從而我們可以得出電路的扇出越多，性能越差，所以在數(shù)字電路中，我們盡量將扇出控制在4以?xún)?nèi)。更多的扇出將通過(guò)組合電路多級(jí)實(shí)現(xiàn)。 由圖可得上升時(shí)間為23.85ps，下降時(shí)間為29.25ps。工作頻率1/（2max（上升時(shí)間，下降時(shí)間）17GHz（4）功耗分析如以上兩幅圖，分別在電源電壓5V和2V的情況下動(dòng)態(tài)電流分析。5V時(shí)電流峰值為1mA左右，2V時(shí)電流峰值為300uA左右。4、版圖版

4、圖設(shè)計(jì)是將模擬優(yōu)化后的電路轉(zhuǎn)化成一系列幾何圖形，這些幾何圖形包含了集成電路尺寸大小、各層拓?fù)涠x等有關(guān)元件的物理信息。如圖為在cadence版圖軟件中繪制的反相器的版圖。面積為20um10um=200um25、后仿真以上兩幅圖為后仿真的交流仿真圖。由圖可得上升時(shí)間為82.33ps，下降時(shí)間為70.69ps。工作頻率1/（2max（上升時(shí)間，下降時(shí)間）6.07GHz。顯然畫(huà)出版圖提取寄生參數(shù)后性能變差，工作頻率變小。 左圖為前仿真的直流輸出特性曲線，右圖為后仿真的直流輸出特性曲線，通過(guò)對(duì)比可以看出，兩者區(qū)別不大。6、對(duì)比技術(shù)指標(biāo)完成情況（1）工作速度。前仿真的速度為17GNz，后仿真的速度為6G

5、Hz，設(shè)計(jì)指標(biāo)為1GNz。（2）面積。版圖的面積為200um2，設(shè)計(jì)指標(biāo)為100um2，與設(shè)計(jì)指標(biāo)有一定差距。（3）功耗。降低電源電壓可以降低功耗，通過(guò)以上仿真可以看出電壓由5V變?yōu)?V后動(dòng)態(tài)電流也急劇下降。減小輸入信號(hào)的上升下降時(shí)間也可以降低功耗。7、總結(jié)本次設(shè)計(jì)大反相器部分指標(biāo)達(dá)到了設(shè)計(jì)要求，部分沒(méi)有達(dá)到設(shè)計(jì)要求。（1）在直流傳輸特性分析中減小電壓能一定程度上提高性能。但是當(dāng)降到200mV時(shí)，特性反而變差。這是由于當(dāng)電壓降到接近于閾值電壓或更低時(shí)，管子無(wú)法導(dǎo)通，性能變差。(2)在進(jìn)行動(dòng)態(tài)仿真時(shí)，當(dāng)輸出反向時(shí)，存在一個(gè)過(guò)沖現(xiàn)象，這是由于柵漏電容造成，是由于器件本身的寄生參數(shù)造成的。在降低電壓的同時(shí)這個(gè)過(guò)沖現(xiàn)象就會(huì)越來(lái)越明顯。(3) 進(jìn)行直流傳輸特性仿真分析時(shí)，降低電壓從而使特性變好。繼續(xù)降低電源電壓為1V后，特性更好。但是當(dāng)降到200mV時(shí)，特性反而變差。從NMOS和PMOS的直流輸出特性曲線看出NMOS的閾值電壓大約為0.5V左右，PMOS的閾值電壓大約為0.6V左右。當(dāng)電壓降到接近于閾值電壓或更低時(shí)，管子無(wú)法