Verilog流水燈實(shí)驗(yàn)報(bào)告

1、verilog流水燈實(shí)驗(yàn)報(bào)告流水燈實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)二 流水燈一、 實(shí)驗(yàn)?zāi)康膶W(xué)會(huì)編寫一個(gè)簡(jiǎn)單的流水燈程序并掌握分頻的方法。熟悉modlsim仿真軟件的使用。二、 實(shí)驗(yàn)要求用quatu編寫流水燈程序，在modeim軟件中進(jìn)行仿真。三、 實(shí)驗(yàn)儀器和設(shè)備1、 硬件：計(jì)算機(jī)2、 軟件:quarts、oelsim、(e）四、 實(shí)驗(yàn)內(nèi)容1、 將時(shí)鐘周期進(jìn)行分頻。2、 編寫verio程序?qū)崿F(xiàn)led等依次亮滅，用dlsim進(jìn)行仿真，繪制波形圖。五、 實(shí)驗(yàn)設(shè)計(jì)（一）分頻原理已知時(shí)鐘周期f為h,周期t為1/f,即ns。若想得到四分頻計(jì)數(shù)器,即周期為80s的時(shí)鐘,需要把時(shí)鐘進(jìn)行分頻。即每四個(gè)時(shí)鐘周期合并為一個(gè)周期。原理圖

2、如圖1所示。圖1 四分頻原理圖(二）流水燈設(shè)計(jì)思路1、實(shí)現(xiàn)盞led燈依次隔1亮滅，即周期為1s；2、計(jì)算出頻率f為1=1hz；3、設(shè)置計(jì)數(shù)器cnt,當(dāng)檢測(cè)到l上升沿時(shí)開始計(jì)數(shù),當(dāng)nt計(jì)數(shù)到24_999_99時(shí),cl_4跳變?yōu)?,led燈亮起,當(dāng)計(jì)數(shù)9_999999時(shí)，ck_4置，ed燈熄滅。、給le賦初值b01，第一盞燈亮。、利用位拼接,實(shí)現(xiàn)循環(huán)。（三）設(shè)計(jì)框圖圖設(shè)計(jì)基本框圖（四）位拼接的用法若輸入a=41010,b=3b101，4b0101，想要使輸出d=5b10001用位拼接,符號(hào)“ ”:d=b2:1,c1,2:1即把的低2位10，c的低1位0,a的低2位01拼接起來(lái),得到10 0。流水燈

3、4000b001b01004b10相當(dāng)于把低三位左移，并最高位放在最低位。用位拼接可寫為：l=le2:0, led3; 低三位 最高位六、 實(shí)驗(yàn)方法和步驟（一)時(shí)鐘分頻1、 編寫分頻程序。2、 編寫測(cè)試程序。3、 進(jìn)行仿真，波形如圖3所示。圖3分頻仿真結(jié)果(二)流水燈、編寫分頻程序。3、 編寫測(cè)試程序。、進(jìn)行仿真，為了節(jié)約時(shí)間和方便觀察波形,將計(jì)數(shù)器值分別改為24、9跳轉(zhuǎn)。波形如圖4所示。圖4流水燈仿真結(jié)果七、 實(shí)驗(yàn)參考程序（一） 時(shí)鐘分頻1、程序文件odul dv_(/模塊名與文件名一致。定義端口列表,inputwirelk,/輸入線型inpwirer_n,put regclk_4/輸出定義

4、為寄存器型);e3:ct;/中括號(hào)定義位寬,定義中間變量cntlway（posdgclk)if（rst_n=0)cnt=0;/復(fù)位為0，計(jì)數(shù)器也為0else if(cnt=3）當(dāng)計(jì)數(shù)器3時(shí)清零（可用ese if）cn=；esecnt=cnt+1；/計(jì)數(shù)器自加1lways(poed clk）if(rstn=0)clk_4=0;/復(fù)位為.cl_4為0else (c=1)clk4=;/當(dāng)計(jì)數(shù)器為時(shí)，時(shí)鐘跳變?yōu)?leif(cnt=3)cl_;/當(dāng)計(jì)數(shù)器為3時(shí),時(shí)鐘跳變?yōu)?endmod2、測(cè)試文件tmecale1n/1me bdv_clk（）;rgclk;egrt_n;we lk_;nitabegicl

5、k=0;s_n=0;#10st_n=1；edawy#5lk=clk;div_k div_clk_nst(clk(k)，.rst_n(st_n),.c4(lk_4）；enmdu（二） 流水燈1、 程序文件odle sd(/模塊名與文件名一致。定義端口列表,inputirecl，/輸入線型inutwirst_n，outpurg:0led)；r2:0ct;/中括號(hào)定義位寬，定義中間變量cnrel_4;always(poge lk)if(st_n=)cnt;/復(fù)位為0,計(jì)數(shù)器也為0else f(cnt=49_99_999)/當(dāng)計(jì)數(shù)器4999時(shí)清零（可用e i)nt=0;elsnt=cnt+;計(jì)數(shù)器自加

6、1lways(d ck or nedge clk）/異步復(fù)位if(rstn)clk4;/復(fù)位為0.clk_為0else if(c=24_999_99)clk_=1;/當(dāng)計(jì)數(shù)器為時(shí),時(shí)鐘跳變?yōu)?esef(ct=49_99_999)clk_40;/當(dāng)計(jì)數(shù)器為時(shí),時(shí)鐘跳變?yōu)?elseclk_4=clk_4；always(posedg k_4 onegee lk_)f(rst_n=0)ed=4001;elsled=led2:0,le3；/位拼接edmodul2、 測(cè)試文件timescl1n/1nsmdels();reclk;rgrt_n;recn;wire d；initibeinl=0；r_n=0；100rs_n=1；dals#clk=clk;lsdd_inst(.c(ck）,.rst_n(rtn)，.le(d);endmoe八、 實(shí)驗(yàn)小結(jié)1、 做實(shí)驗(yàn)要養(yǎng)成良好的習(xí)慣，每次做實(shí)驗(yàn)時(shí),都要建立一個(gè)新的文件夾存放實(shí)驗(yàn)所需的程序文件，為仿真時(shí)添加文件做準(zhǔn)備,也方便以后的查找和使用。2、 寫程序前要想清楚電路實(shí)現(xiàn)原理,根據(jù)所學(xué)數(shù)電知識(shí)對(duì)各個(gè)元器件進(jìn)行控制。3、 寫程序時(shí)注意排版美觀整潔，同時(shí)注意添加注釋。4、 注意程序中模塊名要和文件名一致，否則程序報(bào)錯(cuò),無(wú)法編譯通過(guò)。5、 仿真時(shí),可以選擇不同的進(jìn)制。在想要更改的地方右鍵,選擇【radi】,其中【nary】為二進(jìn)制。如圖5所示