混合信號仿真入門,VerilogA_第1頁
混合信號仿真入門,VerilogA_第2頁
混合信號仿真入門,VerilogA_第3頁
混合信號仿真入門,VerilogA_第4頁
混合信號仿真入門,VerilogA_第5頁
已閱讀5頁，還剩23頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、混合信號電路設計 VerilogA介紹,主要內容,混合信號電路設計介紹 VerilogA概述 VerilogA應用 開關電容積分器 射頻電路仿真,混合信號電路設計流程,cadence,設計方法,cadence,時間安排,cadence,建立行為模型？,從頂向下的設計 縮短設計周期 適應快速變化的需求 可重用的設計庫,公開行為模型庫,cadence,VerilogA,發(fā)表于1996年；事實上的標準 描述模擬電路系統(tǒng)和單元的結構、行為及特性參數的模塊化硬件描述語言 其行為級模型能映射成SPICE網表，與SPICE子電路的仿真編譯相同,VerilogA模塊,Verilog-A vs. Verilog

2、,modulemodule analog always electrical reg =,基本行為描述,線性 非線性 分段線性 積分 微分 事件驅動,模擬運算符,時間微分：ddt 時間積分：idt 時間延遲：delay Laplace變換：laplace_zp Z變換：zi_zp 離散濾波：transition，slew 模擬事件：timer，cross,開發(fā)模板,模擬開關,模塊開發(fā),命名規(guī)范 端口排列規(guī)范 參數化 編程規(guī)范 應用環(huán)境 測試驗證,開關電容積分器,模擬開關行為模型,溝道電阻：R f（Vin, Vout, Vctrl) 時鐘饋通：Cov 信號相關的開關動作：state controller,Lauwers,Miller運放,Miller運放行為模型,仿真比較,Lauwers,射頻電路仿真瓶頸,cadence,仿真策略,cadence,DCM (特征提取建模）,由精確仿真結果生成VerilogA模型 基于模板，易于使用 純表格模型，仿真時間短，精度可靠,DCM,cadence,仿真時間比較,cadenc

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論