(完整word版)DSP答案

1、緒論部分： 1，解釋DSP的含義。 數(shù)字信號處理(Digital Signal Processing):以數(shù)字形式對信號進(jìn)行采集、變換、濾波、估值、 增強(qiáng)、壓縮、識別等處理 數(shù)字信號處理器(Digital Signal Processor):是一種特別適合于進(jìn)行數(shù)字信號處理運(yùn)算的微處理 器芯片，其主要應(yīng)用是實(shí)時快速地實(shí)現(xiàn)各種數(shù)字信號處理算法 2，為什么DSP特別適合用于數(shù)字信號處理，簡述其主要特點(diǎn)。 主要體現(xiàn)在以下幾個方面： 、在一個指令周期內(nèi)可完成一次乘法和一次加法； 、程序和數(shù)據(jù)空間分開，可以同時訪問指令和數(shù)據(jù)； 、片內(nèi)具有快速RAM通常可通過獨(dú)立的數(shù)據(jù)總線在兩塊中同時訪問； 、具有低開銷

2、或無開銷循環(huán)及跳轉(zhuǎn)的硬件支持； 、快速的中斷處理和硬件I/O支持； 、具有在單周期內(nèi)操作的多個硬件地址產(chǎn)生器； 、可以并行執(zhí)行多個操作； 、支持流水線操作，使取指、譯碼和執(zhí)行等操作可以重疊執(zhí)行。 另外，DSP實(shí)際上是一個微型計算機(jī)，它按照指令對二進(jìn)制的數(shù)字信號進(jìn)行計算， 因此，運(yùn)算速度非?？?。 3，簡述Havard結(jié)構(gòu)與Von Neumanr結(jié)構(gòu)的不同，DSP采用的哪種結(jié)構(gòu)？ DSP采用的哈佛結(jié)構(gòu)(Harvard Architecture )，數(shù)據(jù)空間和存儲空間是分開的， 通過獨(dú)立的數(shù)據(jù)總線在程序空間和數(shù)據(jù)空間同時訪問。而MCI采用的馮諾伊曼 結(jié)構(gòu)(Von NeumannArchitectur

3、e )，數(shù)據(jù)空間和存儲空間共用一個存儲器空間， 通過一組總線(地址總線與數(shù)據(jù)總線)連接到 CPU顯然，運(yùn)算能力上MCI不如 DSP但MCE格便宜，對性能要求不高的場合 MCU具有很大的優(yōu)勢。 4, 目前市場上主要的DSPT商有哪些？試用搜索工具查閱其主要DSP的處理器 產(chǎn)品。 目前，在生產(chǎn)通用DSP的廠家中，最有影響的公司有： TI公司(美國德州儀器公司) ADI公司(美國的模擬器件公司) AT/清除定時器中斷標(biāo)志位 (2) PIE 級中斷。 PIE 中斷的使能。 需要使能某個外設(shè)中斷， 就得將其相應(yīng)組的使能寄存 PIEIERX 的相應(yīng)位進(jìn)行置位； PIE 中斷的屏蔽。這是和使能相反的操作；

4、PIE應(yīng)答寄存器PIEACK相關(guān)位的清除，以使得CPU能夠響應(yīng)同組的其他中斷。 清除 PIEACK 中與 TOINT 相關(guān)的應(yīng)答位的語句如下所示： PieCtrl.PIEACK.bit.ACK1=1;/響應(yīng) PIE 組 1 內(nèi)的其他中斷。 (3) CPU 級中斷。 CPU 接到了終端的請求，就得暫停正在執(zhí)行的程序，轉(zhuǎn)而去響應(yīng)中斷程序,同時 CPU 會將相應(yīng)的 IER 和 IFR 位進(jìn)行清除， EALLOW 也被清除， INTM 被置位， CPU 向其他中斷發(fā)出了通知，正在忙，沒空來處理你們的請求了，得等到處理 完手上的中斷之后才能再來處理你們的請求。然后， CPU 會存儲返回地址并自 動保存相

5、關(guān)的信息， 例如將正在處理的數(shù)據(jù)放入堆棧等等， 做好這些準(zhǔn)備工作之 后，CPU會從PIE塊中取出對應(yīng)的中斷向量ISR，從而轉(zhuǎn)去執(zhí)行中斷子程序。 中斷部分： 6， DSP 控制器中的中斷管理分為哪三級進(jìn)行管理， 各級分別引的作用是什么？ (1) 外設(shè)級中斷。 (2)PIE 級中斷。 (3)CPU 級中斷。 7，CPU 級共可管理多少中斷，其中可屏蔽中斷有哪些？如何允許或是禁止中 斷？ 支持 96 個獨(dú)立的中斷。 F28x 一共可以支持 32 個 CPU 中斷，其中每一個中斷 都是一個 32 位的中斷向量 ，也就是 2 個 16 位的寄存器，里面存儲的是相應(yīng)中 斷服務(wù)子程序入口地址，不過這個入口地

6、址是個 22 位地址。其中地址的低 16 位保存該向量的低 16 位；地址的高 16 位則保存它的高 6 位，其余更高的 10 位 被忽略。 2 個不可屏蔽中斷： RS，NMI 。 14+2個可屏蔽中斷（INT1 - INT14, DATALOG（CPU 數(shù)據(jù)記錄中斷）,RTOSINT （CPU 實(shí)時操作系統(tǒng)中斷） 。通過使能進(jìn)行允許和禁止。 8, DSP控制器的中斷為什么要使用 PIE進(jìn)行擴(kuò)展？ PIE模塊管理的中斷源可分 為幾組？每組最多管理幾個中斷源？如何在 PIE級允許某具體中斷源？ PIE中斷 的優(yōu)先級是如何規(guī)定的？ PIE 模塊用于中斷擴(kuò)展。 PIE總計可管理96個中斷資源，將其分

7、為12組，每組8個。 PIE 模塊的每組中斷資源對應(yīng) CPU 級的一個硬件中斷資源。 PIE1PIE12 組分 別對應(yīng) CPU 級的 INT1INT12 。 ,9，經(jīng)過PIE模塊管理的外設(shè)中斷的中斷響應(yīng)流程大概包括哪幾個步驟？請以外 部中斷 XINT0 為例，簡述從中斷信號產(chǎn)生到 CPU 為其執(zhí)行中斷服務(wù)程序， 及中 斷程序中設(shè)置與退出的整個過程， 并簡要說明在此過程中需要對哪些寄存器的哪 些位進(jìn)行編程，以及如何編程？ 經(jīng)過 PIE 模塊管理的外設(shè)中斷的中斷響應(yīng)流程步驟： （1）外設(shè)向 PIE 提出中斷請求 （2）PIEIFR1.7 被置位， （3）判斷 PIEIER1.7=1? Y :向下（

8、3）進(jìn)行，N :返回（2）。 （4）判斷 PIEACK.1=1? ，Y :向下（4）進(jìn)行，N :返回（3）。 （5）向 CPU 發(fā)出 INT1 中斷請求 GPIO部分： 1, F28335 DSP空制器共有多少個GPIO資源，可分為幾個多少位的資源進(jìn)行管理？ 其寄存器映射至哪個存儲空間？ F2833x芯片提供了 88個多功能的引腳，這些引腳的第一功能是作為通用意義數(shù) 字I/O 口(GPIO,而第二功能則可以作為片內(nèi)外設(shè)的輸入/輸出引腳。 88個引腳被分成三個端口來管理，分別是 PORTA(GPIO0-GPIO31) PORTB(GPIO32-GPIO63), PORTC(GPI064-GPIO

9、這些口都可以配置為普通的數(shù)字 I0 口同樣也能被配置為外部接口。 2, F28335 DSP控制器的每個GPIO引腳最多可復(fù)用幾種功能？其復(fù)用控制由什么 寄存器編程？如何將芯片上相關(guān)引腳配置為GPIO功能？ GPIO功能，輸入功能，輸出功能，外設(shè)功能。 (1) GPIO可以配置為數(shù)字I/O或外設(shè)I/O 口 ,GPxMUX1(20為數(shù)字I/O,1 為外設(shè) I/O 口 ; (2) GPIO可以配置為內(nèi)部電阻上拉功能， GPxPUD 0為上拉，1為禁止 上拉 ; (3) GPIO具有數(shù)字濾波功能，GPXQSEL1 (2)量化輸入寄存器，可以確定是 3 周期采樣還是 6 周期采樣或者不用采樣 ; (4

10、) 輸入輸出可配置，GPxDIR是控制每個引腳的輸入或是輸出 0是輸入1 是輸出； 多路復(fù)用寄存器GPxMUX (x=A,B,C用來配置引腳的功能，是外設(shè)操作還是I/O 操作。 每個通用I/O端口都受多路復(fù)用(MUX)，方向(DIR)，數(shù)據(jù)(DAT)，置位(SET， 清楚(CLEAR，以及切換(TOGGLE寄存器的控制。 3, 若某引腳配置為GPIO,其數(shù)據(jù)傳輸方向如何設(shè)置？當(dāng)作為輸出時， 改變引腳電 平的方法有幾種， 常用哪種， 由什么寄存器編程？當(dāng)其作輸入時， 使用什么寄存 器存入輸入的數(shù)字量？ 4, GPIO模塊的輸入量化功能有什么作用？如何對輸入進(jìn)行量化？量化時需要設(shè) 置的量有哪些？

11、ADC 模塊部分： 1. F28335 DSP控制器的ADC模塊是多少位？有幾個模擬量輸入通道，其輸入 電壓范圍是多少？各通道所使用的采樣 /保持器是否相同。 F28335 DSP控制器的ADC模塊是12位。 有 個模擬量輸入通道， ADC 模擬輸入的范圍為 03V。 2. ADC 模塊有哪兩種排序模式？各種模式下啟動轉(zhuǎn)換的觸發(fā)方式、最大轉(zhuǎn)換 狀態(tài)數(shù)、轉(zhuǎn)換順序和使用的結(jié)果寄存器有何不同？ 按照一次轉(zhuǎn)換通道個數(shù)分為：同步工作模式(Simultaneous sampling)、順尋工作 模式( sequential sampling) 同步工作模式：對 AB 兩組中相同偏移量的 2 個通道同時轉(zhuǎn)換

12、。 順尋工作模式：轉(zhuǎn)換器對 AB 兩組中的通道按照排序器中定義的排列順尋轉(zhuǎn)換。 同步工作模式：SEQ1或者SEQ2或者SEQ在對通道轉(zhuǎn)換時，一次轉(zhuǎn)換兩個。 順序工作模式：SEQ1或者SEQ2或者SEQ在對通道轉(zhuǎn)換時，一次只能轉(zhuǎn)換一個 通道。 3. 什么是同步采樣和順序采樣？兩種采樣模式下最大轉(zhuǎn)換狀態(tài)數(shù)和轉(zhuǎn)換順序 如何編程？使用的結(jié)果寄存器有何不同？ 同步模式和順序模式的區(qū)別在于：轉(zhuǎn)換結(jié)果在結(jié)果寄存器中的放置不同。 只要是同步模式， 不論是單排序器還是級聯(lián)排序器， 結(jié)果寄存器中的數(shù)存放順序 是: RESULT0 中存放 ADCINA0 , RESULT1 中存放 ADCINB0。 順序工作模式：

13、RESULT0中存放ADCINA0數(shù)值，RESULT1中存放ADCINA1 數(shù)值. 4. ADC 模塊有哪兩種轉(zhuǎn)模式？兩種模式的工作過程有何不同，分別適合應(yīng)用 于什么場合？ 5. ADC 模塊有哪兩種中斷方式？兩種中斷方式下產(chǎn)生中斷的時刻有何不同？ 各自適用于什么場合？ 一種叫 “ interrupt request occurs at the end of every sequenc6，意思 是中斷請求出現(xiàn)在每一個序列轉(zhuǎn)換結(jié)束時， 換句話說， 每轉(zhuǎn)換完一個序列， 便產(chǎn) 生一次中斷請求； (中斷模式 0)(主要用于第一個序列與第二個序列中采樣個數(shù)不 同的情況 ) 另一種叫“ interrupt

14、 request occurs at the end of every other sequen”c，e 意思是中斷 請求出現(xiàn)在每隔一個序列轉(zhuǎn)換結(jié)束時， 換句話說， 不是每次轉(zhuǎn)換完都會產(chǎn)生一個 中斷請求，而是一個隔一個的產(chǎn)生，比如第一次轉(zhuǎn)換完成時并不產(chǎn)生中斷請求， 第二次轉(zhuǎn)換完成時才產(chǎn)生中斷請求，接著，第三次轉(zhuǎn)換完成也不產(chǎn)生中斷請求， 第四次轉(zhuǎn)換完成時產(chǎn)生中斷請求，一直這樣下去。 （中斷模式 1）（兩個序列中采 樣個數(shù)相同的情況） 6. ADC 模塊的時鐘鏈路定義中有哪些時鐘？ ADCCLK 的轉(zhuǎn)換頻率與采樣時間 如何編程設(shè)置？ 7. ADC 模塊的輸入電壓范圍是多少？外部輸入信號轉(zhuǎn)換成數(shù)字量

15、的計算方法 是什么？如何實(shí)現(xiàn)輸入信號的限幅，可以用電路說明。 ePWM 模塊部分： 1、F28335DSP空制器有多少ePWM通道？每個通道包括幾個子模塊？各模塊分 別起什么作用？哪些子模塊是可選的？ F28335 DSP空制器的ePWM模塊具有6個ePWM通道（ePWM1ePWM6）,能夠 輸出12路PWM波（PWMxA/B,x=16）,每個通道可獨(dú)立使用，需要時也可通過 時鐘同步機(jī)制使多個通道同步工作。為了高精度地控制PWM,每個ePWM通道 的ePWMxA還加入了硬件擴(kuò)展模塊高精度脈寬調(diào)制（HRPWM）模塊，可輸出 6 路高精度 PWM 波。 2、ePWM的TB子模塊的作用是什么？其時基計數(shù)器 TBCTR有幾種計數(shù)模式？ 在這幾種計數(shù)方式下產(chǎn)生的PWM波的載波周期如何計算？如何實(shí)現(xiàn)各 ePWM通 道時基計數(shù)器間的同步？ TB子模塊的寄存器資源有哪些？ 3、ePWM的CC子模塊的作用是什么？連續(xù)增、連續(xù)減和連續(xù)增