主板上電過程[稻谷書屋]

1、主板上電過程主板上電過程 Willess zhang 1研究課題 前言 n電腦的開機只需要對著Power鍵輕輕一按 即可. n可這一按具體是如何使電腦能開機工作 的呢?它的整個過程是怎樣的? n以下分幾個部分做講解 2研究課題 Content n開機上電動作圖解 n主板的電壓定義 n主板的主要開機信號介紹 n主板開機上電過程（波形和電路） 3研究課題 PWRBTN Slp-s3(+) Pson#(-) +5v/-5v +3v +12v/-12v +5v +3v Power ok NB_ RESET Reset SB NB CPU POWER SUPER I/O OR AS016 Cpu rst

2、 Intel chipset power on sequence Pwr ok Power Sequence 4研究課題 MB Power Sequence 5研究課題 主板基本電壓 POWER Specification +12V 11.4 12.6V -12V-10.8 13.2V +5V 4.75 5.25V +3.3V 3.14 3.47V +5VSB 4.75 5.25V n主板基本電壓有5個，其他電壓都是由這5個基 本電壓轉(zhuǎn)換而得. 6研究課題 主板基本電壓 Item Global States Sleeping States Detail description 1G0S0電腦的

3、正常工作狀態(tài)電腦的正常工作狀態(tài)-作業(yè)系統(tǒng)和應用程式都在執(zhí)行作業(yè)系統(tǒng)和應用程式都在執(zhí)行 2G1 S1 最耗電的睡眠模式最耗電的睡眠模式,所有原件均有保持電源，除了一些沒有被所有原件均有保持電源，除了一些沒有被 使用的使用的device. S3 Suspend to RAM，只有，只有memory是唯一有電源供給的原是唯一有電源供給的原 件件 ,XP系統(tǒng)下叫做系統(tǒng)下叫做“待機待機(Standby)”, Vista叫做叫做“睡眠睡眠 (Sleep)”. S4 Suspend to HDD，在，在Windows中叫休眠中叫休眠(Hibernation ）,所 所 有主記憶體儲器的內(nèi)容被儲存在硬碟中，從

4、有主記憶體儲器的內(nèi)容被儲存在硬碟中，從S4恢復後，使用恢復後，使用 者可以恢復到原本的工作狀態(tài)者可以恢復到原本的工作狀態(tài). 3G2S5Soft off，只有，只有standby power 存在存在. 4G3BatteryMechanical Off，Power cord被拔掉，只有被拔掉，只有Battery. ACPI的Global States分四個狀態(tài) G0G1G2G3 7研究課題 主板基本電壓 狀態(tài)電壓種類有狀態(tài)電壓種類有3種種 n1.Main power: S0/S1 n2.Dual power:S0/S1/S3 n3.Standby power:S0/S1/S3/S4/S5 詳細參

5、考附件：詳細參考附件： 8研究課題 Main Power Main power的產(chǎn)生由的產(chǎn)生由SLP_S3#去控制去控制。 按Power Button PWRBTN#拉low 通知SIOSIO告知NB NB 送出SLP_S3#(此時SLP_S3#為高電平) PSON# 被拉low Power Supply產(chǎn)生Main Power. 9研究課題 Power-up (Main Power) CH1:+12V Ch2:+5V Ch3:+3V 1.Main power (+12V,+5V,+3V) almost ramp up at the same time. 2.The main power ra

6、mp behavior depends on the power supply design. 10研究課題 Standby Power 1， 在MB上，power supply只提供+5VSB一種standby 電壓, 其他standby power都由它轉(zhuǎn)出來的。 2，Standby power上電(插上power cord)主板就會有， 但其提供的電流有限。 11研究課題 Dual Power Dual power由standby power和main power 提供，他存在於S0,S1,S3這幾種狀態(tài)下，由 Gate信號去控制哪一個power輸出。 12研究課題 主板信號簡介 nRS

7、MRST# nSLP_S3# nPS_ON# nPWROK nPLTRST# 13研究課題 Battery 3.0V BATT 2.6V G3 State 1.BATT comes from BATTERY at G3 state. So BATT will be 2.6V at G3 state. 2.BATT comes from +3VSB at S5 state. So BATT will be 2.9V at S5 state. S5 State 2.9V nRTCRST#有效:在G3狀態(tài)時,拔掉battery,此時SB收到低電平,會清掉COMS 內(nèi) 容;若要給主板維持時間或CMOS

8、內(nèi)容, RTCRST信號需要是高電平. 14研究課題 +3VSB S5 State +5VSB RSMRST 1.After plugging power cord, +5VSB ramps up. 2.+3VSB is regulated from +5VSB. 3.32ms after +3VSB ramps above VTRIP (2.2V), RSMRST asserts. 4.RSMRST will re-assert after AC power loss, which acts like a wake up event of SB and causes the de-asser

9、tion of SLP_S3# to turn on the system. RSMRST# Resume reset active表 示所有的standby power 都OK. RSMRST#: Resume Well Reset, this signal is used for resetting the resume power plane logic. 15研究課題 AUXOK Logic Example: 1. Let VPQ3.1 ramps up slower than +3VSB. It is to meet the spec that RSMRST(AUXOK) needs

10、 to ramp up after VTR is ready with a delay (20ms for SB600). 2. To precisely estimate the resulting delay from +3VSB to AUXOK, we need to implement the RC charge formula. VC If VCC=3.3V, assuming 20ms is needed: 1. t=RC=20ms VC(20ms)=2.08V VC(18.63ms)=2V If VCC=5V, assuming 20ms is needed: 2. t=RC=

11、20ms VC(20ms)=3.16V VC(10.22ms)=2V RC is chosen by substituting VC(t), VCC, t and solve for RC. RSMRST# 16研究課題 PWRBTN# 17研究課題 PWRBTN# 1. Pin6 and pin8 is connected to the power button on the chassis. 2. Pressing power button generate a low pulse to SB and SIO. 3. Power button can be programmed to ge

12、nerate suspend, hibernate or shut- down event. 4. Generally PWRBTN# of SB is internal pulled high, R1336 is reserved to avoid internal pull-high malfunction. This must be pulled to standby power. 5. CB918 must be installed: 1. Debounce, 2. Prevent ESD from directly going into SB and SIO. 1000PF is a

13、 commonly used value. 6. To achieve better ESD resist performance, CB918 should be placed near front panel header. 18研究課題 SLP_S3# nSLP_S3#: Sleep Control,SLP_S3# is for power plane control. This signal shuts off power to all non-critical systems when in S3(Suspend to RAM),S4(Suspend to Disk), or S5

14、states. 19研究課題 SLP_S3# PWRBTN# SLP_S5# SLP_S3# PS_ON# S0 State Press Power Button 1.In Intel platform, SLP_S3# is always used to turn on the power supply. 2.When resuming from S3/S4, any wake up event will cause the de- assertion of SLP_S3#SLP_S5#, and the rest of the power-up power sequence is the

15、same with those resuming from S5. 3.Some SIO, ex:SMSC5127, uses inverted SLP_S3# to generate nPS_ON#. 4.In SIS platform, PS_ON# is generated from SB itself (ex:SIS 968). +12V,+5V,+3V ATX POWER S0S1S3S4S5 SLP_S3#HHLLL SLP_S4#HHHLL SLP_S5#HHHHL SLP_S4# 20研究課題 PSON# PSON# 是低有效信號,當此信號為Low時,Power Supply送

16、 出+3.3V,+5V,-5V,+12V,-12V等電壓. 而當此信號被拉High 時,Power Supply停止送出上面的電壓. 利用此信號可以設計“ Soft Power down” 的關(guān)機功能. 當使用者對作業(yè)系統(tǒng)下關(guān)機命令時. 作業(yè)系統(tǒng)亦可關(guān)閉所 有的應用程式並利用此腳的功能達到自動關(guān)機的動作. 灰色: +5V Power OK signal 綠色: +5V (PS_ON#,電源工作電壓) 21研究課題 PSON# 在主板上,未開機時(S5時), 此信號PSON#一直被pull up到+5VSB. 當User按下Power Button後,一般由Super I/O將此信號拉low,從

17、而通 知Power Supply送電. 當實驗時,可以直接把Power supply的PSON#用導線與GND瞬間導通, 則此時Power Supply開始工作. 22研究課題 PWROK nPWROK有的資料也叫PWRGD, 是電源準備OK的信號.Power Supply 中會有PWROK,更多的在主板上,且分很多種, 如CPU_PWRGD, NB_PWRGD, VRMPWRGD, VTT_PWRGD. n當電源送出的+3.3V and +5V達到Normal值的95%時,由Power Supply 送出此信號.當+3.3V or +5V 掉到Normal的95%以下時,Power Supp

18、ly 就會把此信號拉Low.當主板收到此信號時,表明電源已經(jīng)準備ok,可以 開始動作. n但是大部分情況下,我們不會使用此信號來通知主板動作 (主板上此 PIN一般空接) .而是使用專門的ASIC來偵測+3.3V and +5V電壓,當電 源發(fā)出的電壓符合要求時,由ASIC發(fā)出PWROK信號通知主板動作. PS. ASIC:Application Specific Integrated Circuit,是專用集成電路.目前,在集成 電路界ASIC被認為是一種為專門目的而設計的集成電路 23研究課題 PWROK nThe PWRGD_3V is a function of PWRGD_PS, n

19、SLP_S3. nThe 1-0 transition of nSLP_S3 will cause an immediate 1-0 transition of PWRGD_3V. nThe 0-1 transition of PWRGD_PS will cause a 0-1 transition of PWRGD_3V. The PWRGD_3V is either immediate of after a 100ms to 120ms delay from the 0-1 transition of PWRGD_PS. +12V +5V 3.3V S0 State PS_ON# PWRG

20、OOD_PS 400ms PWRGD_3V 12V 5V 3.3V 24研究課題 PLTRST# nPLTTST信號是對所有信號是對所有main Power信號的信號的 reset進行時序控制進行時序控制. 25研究課題 上電原理 nPower-up Sequence nG3 State nG3-S5 nS5-S0 nS3-S0 nPower-Down Sequence nS0-S5 nS0-G3 (AC Power Loss) 26研究課題 上電原理 n開機上電過程 ATX POWER MOS ICHMCH SIO CPU SW_ON# 5VSB PS_ON# PWRGD_PS H_PWRG

21、D SLP_S3# 32.768KHZ PWRGD_3VPWRGD_3V PWRGD_3VPWRGD_3V +/-12V +/-5V 3.3V 3VSB3VSB 27研究課題 上電原理: 上電過程上電過程 n上電源由5VSB3VSB,按開關(guān)後,SW_ON#對地short 被拉低,發(fā)到ICH,使SLP_S3#拉高,SIO偵測到此信號 後,拉低PS_ON#,同時把PS_ON#送到電源,此時電源 發(fā)出+/-12v,+/-5v,+3.3v電壓,待穩(wěn)定輸出90%後,電源 發(fā)出PWRGD_PS至SIO,SIO再發(fā)出PWRGD_3V至南 北橋,南橋偵測到此信號後發(fā)出H_PWRGD至CPU.此 時主板開始工作. 28研究課題 電源時序電源時序 1. PC電源不僅輸出電壓，還要與主機板有信號聯(lián)繫，兩 者在時間次序上有一定的關(guān)係，這就叫做時序。時序是電 源與主機板良好配合的重要條件，也是導致電腦無法正常 開關(guān)機，以及電源與主機板不相容的最常見原因。 2.時序中最重要的是電源輸出電壓(通常以+5V為代表)與 P.G信號，以及PS_ON#信號之間的關(guān)係。P.G信號由電源 控制，代表電源是否準備好，PS_ON#信號則由主機板控 制，表示是否要開機。 3.兩個信號都是通過24芯的主機板電源線來連接的，電 腦開關(guān)機的工作過程是這樣的：電源在交流線通電後，輸 出一個電壓+5VSB到主機板