第3章 邏輯門電路

1、2021-7-121 3 . . 邏輯門電路邏輯門電路 3.1 MOS邏輯門電路邏輯門電路 3.2 TTL邏輯門電路邏輯門電路（略）（略） *3.3 射極耦合邏輯門電路射極耦合邏輯門電路( (自學(xué)自學(xué)) ) *3.4 砷化鎵邏輯門電路砷化鎵邏輯門電路( (自學(xué)自學(xué)) ) 3.5 邏輯描述中的幾個(gè)問題邏輯描述中的幾個(gè)問題 3.6 邏輯門電路使用中的幾個(gè)實(shí)際問題邏輯門電路使用中的幾個(gè)實(shí)際問題 2021-7-122 教學(xué)基本要求：教學(xué)基本要求： 1、了解半導(dǎo)體器件的開關(guān)特性。了解半導(dǎo)體器件的開關(guān)特性。 2、熟練掌握熟練掌握基本邏輯門（與、或、與非、或非、異基本邏輯門（與、或、與非、或非、異 或門）、

2、三態(tài)門、或門）、三態(tài)門、OD門（門（OC門）和傳輸門的邏輯門）和傳輸門的邏輯 功能。功能。 3、學(xué)會(huì)門電路邏輯功能分析方法。學(xué)會(huì)門電路邏輯功能分析方法。 4、掌握掌握邏輯門的主要參數(shù)及在應(yīng)用中的接口問題。邏輯門的主要參數(shù)及在應(yīng)用中的接口問題。 2021-7-123 3.1 MOS邏輯門邏輯門 3.1.1 數(shù)字集成電路簡介數(shù)字集成電路簡介 3.1.2 邏輯門的一般特性邏輯門的一般特性 3.1.3 MOS開關(guān)開關(guān)及其等效電路及其等效電路 3.1.4 CMOS反相器反相器 3.1.5 CMOS邏輯門電路邏輯門電路 3.1.6 CMOS漏極開路門和三態(tài)輸出漏極開路門和三態(tài)輸出門電路門電路 3.1.7

3、CMOS傳輸門傳輸門 3.1.8 CMOS邏輯門電路的技術(shù)參數(shù)邏輯門電路的技術(shù)參數(shù) 2021-7-124 3.1.1 3.1.1 數(shù)字集成電路簡介數(shù)字集成電路簡介 概述概述: : TTLTTL電路問世幾十年來，經(jīng)過電路結(jié)構(gòu)的不斷改進(jìn)和集成工藝電路問世幾十年來，經(jīng)過電路結(jié)構(gòu)的不斷改進(jìn)和集成工藝 的逐步完善，至今仍廣泛應(yīng)用，幾乎占據(jù)著數(shù)字集成電路領(lǐng)的逐步完善，至今仍廣泛應(yīng)用，幾乎占據(jù)著數(shù)字集成電路領(lǐng) 域的半壁江山。域的半壁江山。 把若干個(gè)把若干個(gè)有源器件有源器件和和無源器件無源器件及其及其連線連線，按照一定的功能要，按照一定的功能要 求，制做在同一塊半導(dǎo)體芯片上，這樣的產(chǎn)品叫求，制做在同一塊半導(dǎo)體

4、芯片上，這樣的產(chǎn)品叫集成電路。集成電路。 若它完成的功能是邏輯功能或數(shù)字功能，若它完成的功能是邏輯功能或數(shù)字功能， 則稱為則稱為邏輯集成電邏輯集成電 路路或或數(shù)字集成電路數(shù)字集成電路。最簡單的數(shù)字集成電路是集成邏輯門最簡單的數(shù)字集成電路是集成邏輯門。 集成邏輯門，按照其組成的有源器件的不同可分為兩大類：集成邏輯門，按照其組成的有源器件的不同可分為兩大類： 一類是一類是雙極性晶體管邏輯門雙極性晶體管邏輯門；另一類是；另一類是單極性絕緣柵場效應(yīng)單極性絕緣柵場效應(yīng) 管邏輯門，簡稱管邏輯門，簡稱MOSMOS門門。 雙極性晶體管邏輯門主要有雙極性晶體管邏輯門主要有TTLTTL門門( (晶體管晶體管- -

5、晶體管邏輯門晶體管邏輯門) )、 ECLECL門門( (射極耦合邏輯門射極耦合邏輯門) )和和IILIIL門門( (集成注入邏輯門集成注入邏輯門) )等。等。 單極性單極性MOSMOS門主要有門主要有PMOSPMOS門門(P(P溝道增強(qiáng)型溝道增強(qiáng)型MOSMOS管構(gòu)成的邏輯管構(gòu)成的邏輯 門門) )、NMOSNMOS門門(N(N溝道增強(qiáng)型溝道增強(qiáng)型MOSMOS管構(gòu)成的邏輯門管構(gòu)成的邏輯門) )和和CMOSCMOS門門( (利利 用用PMOSPMOS管和管和NMOSNMOS管構(gòu)成的互補(bǔ)電路構(gòu)成的門電路，故又叫做管構(gòu)成的互補(bǔ)電路構(gòu)成的門電路，故又叫做 互補(bǔ)互補(bǔ)MOSMOS門。門。 2021-7-125

6、 1 1 、邏輯門、邏輯門: :實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。 2、 邏輯門電路的分類邏輯門電路的分類 二極管門電路二極管門電路 三極管門電路三極管門電路 TTL門電路門電路 MOS門電路門電路PMOS門門 CMOS門門 邏輯門電路邏輯門電路 分立門電路分立門電路 集成門電路集成門電路 NMOS門門 2021-7-126 根據(jù)制造工藝不同可分為根據(jù)制造工藝不同可分為單極型單極型和和雙極型雙極型兩大類。兩大類。 門電路中晶體管均工作在門電路中晶體管均工作在開關(guān)狀態(tài)開關(guān)狀態(tài)。 首先介紹晶體管和場效應(yīng)管的首先介紹晶體管和場效應(yīng)管的開關(guān)特性開關(guān)特性

7、。 然后介紹兩類門電路。然后介紹兩類門電路。 注意：各種門電路的工作原理，只要求注意：各種門電路的工作原理，只要求一般掌握一般掌握；而各；而各 種門電路的種門電路的外部特性外部特性和和應(yīng)用應(yīng)用是要求是要求重點(diǎn)重點(diǎn)。 當(dāng)代門電路（所有數(shù)字電路）均已集成化。當(dāng)代門電路（所有數(shù)字電路）均已集成化。 2021-7-127 （1）CMOS集成電路集成電路: : 廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路 40004000系列系列 74HC 74HCT74VHC 74VHCT 速度慢速度慢 與與TTL不不兼容兼容 抗干擾抗干擾 功耗低功耗低 74LVC 74VAUC 速度加快

8、速度加快 與與TTL兼容兼容 負(fù)載能力強(qiáng)負(fù)載能力強(qiáng) 抗干擾抗干擾 功耗低功耗低 速度兩倍于速度兩倍于74HC 與與TTL兼容兼容 負(fù)載能力強(qiáng)負(fù)載能力強(qiáng) 抗干擾抗干擾 功耗低功耗低 低低( (超低超低) )電壓電壓 速度更加快速度更加快 與與TTL兼容兼容 負(fù)載能力強(qiáng)負(fù)載能力強(qiáng) 抗干擾功耗低抗干擾功耗低 7474系列系列74LS系列系列74AS系列系列 74ALS （2）TTL 集成電路集成電路: : 廣泛應(yīng)用于中大規(guī)模集成電路廣泛應(yīng)用于中大規(guī)模集成電路 2021-7-128 3.1.2 3.1.2 邏輯門電路的一般特性邏輯門電路的一般特性 1. 1. 輸入和輸出的高、低電平輸入和輸出的高、低電

9、平 2. 2. 噪聲容限噪聲容限 3.3.傳輸延遲時(shí)間傳輸延遲時(shí)間 4. 4. 功耗功耗 5. 5. 延時(shí)延時(shí) 功耗積功耗積 6. 6. 扇入與扇出數(shù)扇入與扇出數(shù) 2021-7-129 正邏輯：正邏輯：高電平表示高電平表示1 1，低電平表示，低電平表示0 0 負(fù)邏輯：負(fù)邏輯：高電平表示高電平表示0 0，低電平表示，低電平表示1 1 1. 1. 輸入和輸出的高、低電平輸入和輸出的高、低電平 2021-7-1210 v O v I 驅(qū)動(dòng)門驅(qū)動(dòng)門 G1 負(fù)載門負(fù)載門G2 1 1 輸出高電平的下限值輸出高電平的下限值 VOH(min) 輸入低電平的上限值輸入低電平的上限值 VIL(max) 輸入高電平

10、的下限值輸入高電平的下限值 VIH(min) 輸出低電平的上限值輸出低電平的上限值 VOL(max) 輸出輸出 高電平高電平 +VDD VOH(min) VOL(max) 0 G1門 門 vO范圍 范圍 vO 輸出輸出 低電平低電平 輸入輸入 高電平高電平 VIH(min) VIL(max) +VDD 0 G2門 門 vI范圍 范圍 輸入輸入 低電平低電平 vI 2021-7-1211 VNH 當(dāng)前一級(jí)門輸出高電平的最小當(dāng)前一級(jí)門輸出高電平的最小 值時(shí)值時(shí)允許負(fù)向噪聲電壓的最大值允許負(fù)向噪聲電壓的最大值。 負(fù)載門輸入高電平時(shí)的噪聲容限：負(fù)載門輸入高電平時(shí)的噪聲容限： VNL 當(dāng)前一級(jí)門輸出低電

11、平的最大當(dāng)前一級(jí)門輸出低電平的最大 值時(shí)值時(shí)允許正向噪聲電壓的最大值允許正向噪聲電壓的最大值 負(fù)載門輸入低電平時(shí)的噪聲容限負(fù)載門輸入低電平時(shí)的噪聲容限： 2. 噪聲容限噪聲容限 506506 VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max) 在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。 它表示門電路的抗干擾能力。它表示門電路的抗干擾能力。 1 驅(qū)動(dòng)驅(qū)動(dòng) 門門 vo 1 負(fù)載門負(fù)載門 vI 噪聲噪聲 2021-7-1212 類型 參數(shù) 74HC VDD=5V 74HCT VDD=5V 74LVC V

12、DD=3.3V 74AUC VDD=1.8V tPLH或 tPHL(ns) 782.10.9 3.傳輸延遲時(shí)間傳輸延遲時(shí)間 傳輸延遲時(shí)間是表征門電路開關(guān)速度傳輸延遲時(shí)間是表征門電路開關(guān)速度 的參數(shù)，它說明門電路在輸入脈沖波的參數(shù)，它說明門電路在輸入脈沖波 形的作用下，其輸出波形相對(duì)于輸入形的作用下，其輸出波形相對(duì)于輸入 波形延遲了多長的時(shí)間波形延遲了多長的時(shí)間。 CMOS電路傳輸延遲時(shí)間電路傳輸延遲時(shí)間 t PHL 輸出輸出 50% 90% 50% 10% tPLH t f t r 輸入輸入 50% 50% 10% 90% 2021-7-1213 4. 4. 功耗功耗 靜態(tài)功耗：靜態(tài)功耗：指的

13、是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門電路空載時(shí)指的是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門電路空載時(shí) 電源總電流電源總電流ID與電源電壓與電源電壓VDD的乘積。的乘積。 5. 5. 延時(shí)延時(shí) 功耗積功耗積 是速度功耗綜合性的指標(biāo)是速度功耗綜合性的指標(biāo). .延時(shí)延時(shí) 功耗積功耗積，用符號(hào)，用符號(hào)DP表示表示 扇入數(shù)：扇入數(shù)：取決于邏輯門的輸入端的個(gè)數(shù)。取決于邏輯門的輸入端的個(gè)數(shù)。 如：一個(gè)如：一個(gè)3 3輸入端的與非門，其扇入數(shù)輸入端的與非門，其扇入數(shù)N NI I為為3 3。 6. 6. 扇入與扇出數(shù)扇入與扇出數(shù) 動(dòng)態(tài)功耗：動(dòng)態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗，指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗， 對(duì)

14、于對(duì)于TTL門電路來說，靜態(tài)功耗是主要的。門電路來說，靜態(tài)功耗是主要的。 CMOS電路的靜態(tài)功耗非常低，電路的靜態(tài)功耗非常低，CMOS門電路有動(dòng)態(tài)功耗門電路有動(dòng)態(tài)功耗 2021-7-1214 扇出數(shù)：是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。扇出數(shù)：是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。 （a)a)帶拉電流負(fù)載帶拉電流負(fù)載 當(dāng)驅(qū)動(dòng)門輸出高電平時(shí)，將有電流當(dāng)驅(qū)動(dòng)門輸出高電平時(shí)，將有電流I IOHOH從驅(qū)動(dòng)門拉出而流入從驅(qū)動(dòng)門拉出而流入 負(fù)載門。若負(fù)載門的個(gè)數(shù)增加，總的拉電流將增加，會(huì)引起輸負(fù)載門。若負(fù)載門的個(gè)數(shù)增加，總的拉電流將增加，會(huì)引起輸 出高電壓的降低。但不得低于輸

15、出高電平的下限值，這就限制出高電壓的降低。但不得低于輸出高電平的下限值，這就限制 了負(fù)載門的個(gè)數(shù)。了負(fù)載門的個(gè)數(shù)。 )(I )(I N 負(fù)負(fù)載載門門 驅(qū)驅(qū)動(dòng)動(dòng)門門 IH OH OH 高電平高電平扇出數(shù)扇出數(shù): IOH : :驅(qū)動(dòng)門輸出端的高電平電流驅(qū)動(dòng)門輸出端的高電平電流 IIH : :負(fù)載門的輸入電流。負(fù)載門的輸入電流。 負(fù)載門的輸入電流負(fù)載門的輸入電流 2021-7-1215 (b)帶灌電流負(fù)載帶灌電流負(fù)載 )(I )(I N 負(fù)負(fù)載載門門 驅(qū)驅(qū)動(dòng)動(dòng)門門 IL OL OL 當(dāng)驅(qū)動(dòng)門輸出低電平時(shí)，負(fù)載電流當(dāng)驅(qū)動(dòng)門輸出低電平時(shí)，負(fù)載電流I IOLOL流入驅(qū)動(dòng)門，它是負(fù)流入驅(qū)動(dòng)門，它是負(fù) 載門輸

16、入端電流載門輸入端電流I IILIL之和。當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的灌電流之和。當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的灌電流 I IOL OL將增加，同時(shí)也將引起輸出低電壓 將增加，同時(shí)也將引起輸出低電壓V VOL OL的升高。 的升高。 故當(dāng)輸出為低電平，并且保證不超過輸出低電平的上限值故當(dāng)輸出為低電平，并且保證不超過輸出低電平的上限值 時(shí)，驅(qū)動(dòng)門所能驅(qū)動(dòng)同類門的個(gè)數(shù)為：時(shí)，驅(qū)動(dòng)門所能驅(qū)動(dòng)同類門的個(gè)數(shù)為： IOL ：驅(qū)動(dòng)門的輸出低電平電流：驅(qū)動(dòng)門的輸出低電平電流 IIL ：負(fù)載門輸入端電流：負(fù)載門輸入端電流 一般要計(jì)算才能得到扇出數(shù)，詳見教材一般要計(jì)算才能得到扇出數(shù)，詳見教材7474頁。頁。 2021-

17、7-1216 電路類型 電源電 壓/V 傳輸延 遲時(shí)間 /ns 靜態(tài)功耗 /mW 功耗延遲積 /mW-ns 直流噪聲容限 輸出邏 輯擺幅 /V VNL/VVNH/V TTL CT54/74510151501.22.23.5 CT54LS/74LS57.52150.40.53.5 HTL158530255077.513 ECL CE10K系列5.2225500.1550.1250.8 CE100K系列4.50.7540300.1350.1300.8 CMOS VDD=5V5455103225 1032.23.45 VDD=15V151215103180 1036.59.015 高速CMOS581

18、1038 1031.01.55 各類數(shù)字集成電路主要性能參數(shù)的比較各類數(shù)字集成電路主要性能參數(shù)的比較 2021-7-1217 3.1.3 MOS開關(guān)及其等效電路開關(guān)及其等效電路 ：MOS管工作在可變電阻區(qū)，輸出低電平管工作在可變電阻區(qū)，輸出低電平 : : MOS管截止，管截止， 輸出高電平輸出高電平 （1 1）當(dāng)）當(dāng)I VT （a a）N N溝道溝道MOSMOS管開關(guān)電路管開關(guān)電路（b b）N N溝道溝道MOSMOS管的輸出特性曲線管的輸出特性曲線：i iD D = f = f (V(VDSDS) ) 對(duì)應(yīng)不同的對(duì)應(yīng)不同的V VGSGS下的一組曲線下的一組曲線。 Vi=VGs. Vo=VDs

19、漏極漏極d 柵極柵極g 源極源極s 開啟電壓（閥值電壓）：開始形成溝道時(shí)的柵極電壓。開啟電壓（閥值電壓）：開始形成溝道時(shí)的柵極電壓。 VoVo（V Vdsds）與）與i iD D（漏極和源極（漏極和源極 之間的電流）之間的關(guān)系之間的電流）之間的關(guān)系 直流負(fù)載線直流負(fù)載線 ：VGSVT，iD = 0, : :i iD D 基本上由基本上由V VGSGS決定，決定， 與與V VDSDS 關(guān)系不大關(guān)系不大 : :當(dāng)VDS 較低（近似為0）,VGS 一定時(shí), 這個(gè)電阻受VGS 控制、可變。 常數(shù)（電阻） DDS iV (恒流區(qū)恒流區(qū)) 1.MOS1.MOS管的開關(guān)作用管的開關(guān)作用 2021-7-121

20、8 故：故：MOS管管D-S間相當(dāng)于一個(gè)由間相當(dāng)于一個(gè)由 VI（vGS）控制的無觸點(diǎn)開關(guān)?？刂频臒o觸點(diǎn)開關(guān)。 MOS管工作在可變電阻區(qū)，相管工作在可變電阻區(qū)，相 當(dāng)于開關(guān)當(dāng)于開關(guān)“閉合閉合”，輸出為低電平。，輸出為低電平。 MOS管截止，相當(dāng)于開關(guān)管截止，相當(dāng)于開關(guān) “斷開斷開”，輸出為高電平。，輸出為高電平。 a.當(dāng)輸入為低電平時(shí)：當(dāng)輸入為低電平時(shí)： b.當(dāng)輸入為高電平時(shí)：當(dāng)輸入為高電平時(shí)： MOSMOS管輸入波形管輸入波形 MOSMOS管輸出波形管輸出波形 2.MOS2.MOS管的開關(guān)特性管的開關(guān)特性 見右圖：由于見右圖：由于MOSMOS管的中電容的存管的中電容的存 在，使其在導(dǎo)通和閉合兩

21、狀態(tài)間轉(zhuǎn)在，使其在導(dǎo)通和閉合兩狀態(tài)間轉(zhuǎn) 換時(shí)，會(huì)受到電容充放電過程的影換時(shí)，會(huì)受到電容充放電過程的影 響。故輸出電壓的波形與輸入端的響。故輸出電壓的波形與輸入端的 理想波形已不一樣。（理想波形已不一樣。（上下沿變緩；上下沿變緩； 滯后滯后） 2021-7-1219 1.1.工作原理工作原理 N N溝道管開啟電壓溝道管開啟電壓V VGS(th)N GS(th)N記為 記為V VTN TN; ; P P溝道管開啟電壓溝道管開啟電壓V VGS(th)P GS(th)P記為 記為V VTP TP; ; 要求滿足要求滿足V VDD DD V VTN TN+|V +|VTP TP|; |; 輸入低電平為輸

22、入低電平為0V0V；高電平為；高電平為V VDD DD; ; （1 1）輸入為低電平）輸入為低電平0V0V時(shí)；時(shí)； T T2 2截止；截止；T T1 1導(dǎo)通。導(dǎo)通。i iD D = 0 = 0， =V=VDD DD; ; O （2 2）輸入為高電平）輸入為高電平V VDD DD時(shí)； 時(shí)； T T1 1截止；截止；T T2 2導(dǎo)通。導(dǎo)通。i iD D = 0 = 0， =0V;=0V; O 結(jié)論：輸入與輸出間是邏輯非關(guān)系。結(jié)論：輸入與輸出間是邏輯非關(guān)系。 3.1.4 CMOS 3.1.4 CMOS 反相器反相器 104104 由由N N溝道和溝道和P P溝道兩種溝道兩種MOSFETMOSFET組

23、成的電路稱為組成的電路稱為互補(bǔ)互補(bǔ)MOSMOS或或 CMOSCMOS電路電路。 TP TN 柵極接?xùn)艠O接 在一起在一起 漏極接漏極接 在一起在一起 2021-7-1220 特點(diǎn)：特點(diǎn)：靜態(tài)功耗近似為靜態(tài)功耗近似為0 0；電；電 源電壓可在很寬的范圍內(nèi)選取。源電壓可在很寬的范圍內(nèi)選取。 在正常工作狀態(tài)，在正常工作狀態(tài)，T T1 1與與T T2 2輪輪 流導(dǎo)通，即所謂流導(dǎo)通，即所謂互補(bǔ)互補(bǔ)狀態(tài)。狀態(tài)。 CC4000CC4000系列系列CMOSCMOS電路的電路的V VDD DD可 可 在在3 318V18V之間選取。之間選取。 2021-7-1221 AL 1 +VDD +10V D1 S1 vi

24、vO TN TP D2 S2 0V +10V vivGSNvGSPTNTPvO 0 V 0V-10V截止截止導(dǎo)通導(dǎo)通 10 V 10 V 10V 0V 導(dǎo)通導(dǎo)通截止截止 0 V 若若VTN = 2 V， VTP = 2 V， 邏輯圖邏輯圖 AL 邏輯表達(dá)式邏輯表達(dá)式 vi (A) 0 vO(L) 1 邏輯真值表邏輯真值表 1 0 )( TPTNDD VVV 有：有： 2021-7-1222 P溝道溝道MOS管輸出特性曲線管輸出特性曲線 輸入高電平時(shí)的工作情況輸入高電平時(shí)的工作情況 輸入低電平時(shí)的工作情況輸入低電平時(shí)的工作情況 TP為負(fù)載管時(shí)：為負(fù)載管時(shí)： 2021-7-1223 )v(fv I

25、O 電壓傳輸特性電壓傳輸特性 2. 2. 電壓傳輸特性和電流傳輸特性電壓傳輸特性和電流傳輸特性 T2截止，截止，T1導(dǎo)通。導(dǎo)通。 T1截止，截止，T2導(dǎo)通導(dǎo)通 總有一只總有一只MOSMOS管截止，管截止， 故故iD接近接近0 0值值 總有一個(gè)總有一個(gè)MOSMOS管工作在飽管工作在飽 和區(qū)，另一個(gè)管工作在和區(qū)，另一個(gè)管工作在 可變電阻區(qū)。故可變電阻區(qū)。故i iD D較大較大 功耗大功耗大 閾值電壓閾值電壓 閾值電壓為閾值電壓為V VDDDD 的一半，特性對(duì)稱的一半，特性對(duì)稱 特點(diǎn)：特點(diǎn)：轉(zhuǎn)折區(qū)變化率大，特性更接近理想開關(guān)。轉(zhuǎn)折區(qū)變化率大，特性更接近理想開關(guān)。 輸入電壓為輸入電壓為V VDDDD/

26、2/2時(shí)，時(shí)，i iD D較大，因較大，因 此不應(yīng)使其長期工作在此不應(yīng)使其長期工作在CDCD段。段。 在動(dòng)態(tài)情況下，電路的狀在動(dòng)態(tài)情況下，電路的狀 態(tài)會(huì)通過態(tài)會(huì)通過BEBE段，使動(dòng)態(tài)功耗不段，使動(dòng)態(tài)功耗不 為為0 0；而且輸入信號(hào)頻率越高，；而且輸入信號(hào)頻率越高， 動(dòng)態(tài)功耗也越大，這成為限制動(dòng)態(tài)功耗也越大，這成為限制 電路扇出系數(shù)的主要因素。電路扇出系數(shù)的主要因素。 2021-7-1224 3.CMOS3.CMOS反相器的工作速度反相器的工作速度 由于電路具有互補(bǔ)對(duì)稱的性質(zhì)，它的由于電路具有互補(bǔ)對(duì)稱的性質(zhì)，它的開通時(shí)間（充電過程）開通時(shí)間（充電過程） 與與關(guān)閉時(shí)間關(guān)閉時(shí)間（放電過程）（放電過程

27、）是相等的。平均延遲時(shí)間：是相等的。平均延遲時(shí)間：10 ns。 CMOSCMOS反相器用于驅(qū)動(dòng)其他反相器用于驅(qū)動(dòng)其他MOSMOS器件時(shí)，帶電容負(fù)載。器件時(shí)，帶電容負(fù)載。 負(fù)載電容負(fù)載電容 充電充電 2021-7-1225 A BTN1 TP1 TN2 TP2L 0 0 0 1 1 0 1 1 截止截止 導(dǎo)通導(dǎo)通 截止截止 導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通 截止截止截止截止 導(dǎo)通導(dǎo)通 截止截止截止截止 截止截止 截止截止 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通 1 1 1 0 與非門與非門 1.CMOS 1.CMOS 與非門與非門 vA +VDD+10V TP1 TN1 TP2 TN2 A B L vB vL A

28、 B ;CDAB CDAB +VDD VSS TP1 TN1 TP2 TN2 A B L A B L 電路電路 A B L ; 漏極開路的符號(hào)漏極開路的符號(hào) 漏極開路輸出漏極開路輸出 2021-7-1233 (3) (3) 上拉電阻對(duì)上拉電阻對(duì)ODOD門動(dòng)態(tài)性能的影響門動(dòng)態(tài)性能的影響 RP VDD L A B C D Rp的值愈小，負(fù)載電容的充電的值愈小，負(fù)載電容的充電 時(shí)間常數(shù)亦愈小，因而開關(guān)速度愈時(shí)間常數(shù)亦愈小，因而開關(guān)速度愈 快快。但功耗大但功耗大, ,且可能使輸出電流超且可能使輸出電流超 過允許的最大值過允許的最大值IOL(max） ） 。 。 電路帶電容負(fù)載電路帶電容負(fù)載 1 1 0

29、 0 CL L Rp的值大，可保證輸出電流不的值大，可保證輸出電流不 能超過允許的最大值能超過允許的最大值IOL(max）、 ）、功耗 功耗 小小。但負(fù)載電容的充電時(shí)間常數(shù)亦。但負(fù)載電容的充電時(shí)間常數(shù)亦 愈大，開關(guān)速度因而愈慢愈大，開關(guān)速度因而愈慢。 2021-7-1234 最不利的情況：最不利的情況：只有一個(gè)只有一個(gè) OD門導(dǎo)通，輸門導(dǎo)通，輸 出為低電平；其他門截止，輸出為高電平時(shí)，出為低電平；其他門截止，輸出為高電平時(shí)， 負(fù)載電流將全部流向?qū)ǖ呢?fù)載電流將全部流向?qū)ǖ腛DOD門。門。 1 1 0 為保證低電平輸出為保證低電平輸出OD門門 的的輸出電流不能超過允許的最輸出電流不能超過允許的

30、最 大值大值 IOL(max)且且VO=VOL(max） ） ， RP不能太?。ù藭r(shí)不能太小（此時(shí)RP起起限流作限流作 用用）。 (a)當(dāng)當(dāng)VO=VOL IL(total)OL OLDD p II VV R (max) (max) (min) IL(total) p OLDD OL I R VV I (min) (max) (max) +V DD IIL RP & & & & n & m & k IIL（ （total) IOL（ （max) 流過流過R RP P的電流的電流 （4 4）上拉電阻的計(jì)算）上拉電阻的計(jì)算 506506 2021-7-1235 (b)當(dāng)當(dāng)VO=VOH +V DD R

31、P & & & & n & m & 1 1 1 IIH（ （total) I0Z（ （total) 當(dāng)所有當(dāng)所有ODOD門輸出均為高電平時(shí)，門輸出均為高電平時(shí)， 為使得高電平不低于規(guī)定的為使得高電平不低于規(guī)定的VOH的的 最小值，則最小值，則Rp的選擇不能過大。故的選擇不能過大。故 Rp的最大值的最大值Rp(max)： IH(total)OZ(total) (min)OHDD (max)p II VV R 全部負(fù)載門輸入高電全部負(fù)載門輸入高電 平時(shí)的輸入電流總和平時(shí)的輸入電流總和 全部驅(qū)動(dòng)門輸出高電全部驅(qū)動(dòng)門輸出高電 平時(shí)的漏電流總和平時(shí)的漏電流總和 實(shí)際上，實(shí)際上，R RP P的值選在的值選

32、在R RP(min)P(min)和和R RP(max)P(max) 之間。之間。若要速度快，選若要速度快，選RPRP接近接近R RP P（min)min) 的標(biāo)準(zhǔn)值；若要電路功耗小，則選的標(biāo)準(zhǔn)值；若要電路功耗小，則選 R RP P接近接近R RP(max)P(max)的標(biāo)準(zhǔn)值。的標(biāo)準(zhǔn)值。( (詳見教材詳見教材 8686頁的例頁的例3.1.13.1.1） 2021-7-1236 2.三態(tài)（三態(tài)（TSL）輸出門電路）輸出門電路 利用利用OD門雖然可以實(shí)現(xiàn)門雖然可以實(shí)現(xiàn)線與線與的功能，但外接電阻的選的功能，但外接電阻的選 擇要受到一定的限制而不能取的太小，因此影響了工作速擇要受到一定的限制而不能取的

33、太小，因此影響了工作速 度。并且它省去了有源負(fù)載，使得帶負(fù)載能力下降。為保持度。并且它省去了有源負(fù)載，使得帶負(fù)載能力下降。為保持 推拉式輸出級(jí)的優(yōu)點(diǎn)，又能作推拉式輸出級(jí)的優(yōu)點(diǎn)，又能作線與線與連接，人們又開發(fā)了連接，人們又開發(fā)了三態(tài)三態(tài) 輸出門電路輸出門電路。其輸出除了具有一般門的高、低電平兩態(tài)外，。其輸出除了具有一般門的高、低電平兩態(tài)外， 還有還有高阻抗的第三狀態(tài)高阻抗的第三狀態(tài)，稱為，稱為高阻態(tài)高阻態(tài)或或禁止態(tài)禁止態(tài)。 2021-7-1237 1 TP TN VDD L A EN & 1 1 EN A L 1 0 0 1 1 截止截止 導(dǎo)通導(dǎo)通 111 高阻高阻 0 輸出輸出L輸入輸入A使能

34、使能EN 001 1 1 0 0 0 截止截止 導(dǎo)通導(dǎo)通 0 1 0 截止截止 截止截止 X 1 該電路的邏輯功能：該電路的邏輯功能：高電平有效的同相邏輯門高電平有效的同相邏輯門。 除此之外，還有其他形式的電路結(jié)構(gòu)。除此之外，還有其他形式的電路結(jié)構(gòu)。 0 1 104104 普通門的輸出只有兩種狀態(tài)普通門的輸出只有兩種狀態(tài)邏輯邏輯0 0 和邏輯和邏輯1 1，這兩種狀態(tài)都是低阻輸出。，這兩種狀態(tài)都是低阻輸出。 三態(tài)邏輯三態(tài)邏輯(TSL)(TSL)輸出門除了具有這兩個(gè)狀態(tài)外，輸出門除了具有這兩個(gè)狀態(tài)外， 還具有高阻輸出的第三狀態(tài)還具有高阻輸出的第三狀態(tài) ( (或稱禁止?fàn)顟B(tài)或稱禁止?fàn)顟B(tài)) )，這時(shí)輸出

35、端相當(dāng)于懸空。如下圖：，這時(shí)輸出端相當(dāng)于懸空。如下圖： 或非門或非門 2021-7-1238 3.1.7 CMOS傳輸門傳輸門( (雙向模擬開關(guān)雙向模擬開關(guān)) ) 1 1. CMOS傳輸門電路傳輸門電路 TP vI /vO TN vO /vI C C +5V 5V 電路電路 v I /vO v O /v I C C T G 邏輯符號(hào)邏輯符號(hào) I / O o/ I C 等效電路等效電路 CMOSCMOS傳輸門由一個(gè)傳輸門由一個(gè)P P溝道和一個(gè)溝道和一個(gè)N N溝道增強(qiáng)型溝道增強(qiáng)型MOSFETMOSFET并并 聯(lián)而成（如下圖）。由于聯(lián)而成（如下圖）。由于T TN N和和T TP P是對(duì)稱結(jié)構(gòu)的器件，

36、它們是對(duì)稱結(jié)構(gòu)的器件，它們 的漏極和源極是可互換的，因而傳輸門的輸入和輸出端可的漏極和源極是可互換的，因而傳輸門的輸入和輸出端可 以互換使用，即為以互換使用，即為雙向器件雙向器件。 柵極控制電壓為互補(bǔ)信號(hào)柵極控制電壓為互補(bǔ)信號(hào) D S DS 2021-7-1239 2.CMOS2.CMOS傳輸門電路的工作原理傳輸門電路的工作原理 設(shè)設(shè)TP:|VTP|=2V， TN:VTN=2V I的變化范圍為的變化范圍為0V到到+5V。 0V +5V 0V到到+5V TN截止，截止， 開關(guān)斷開開關(guān)斷開，不能轉(zhuǎn)送信號(hào)，不能轉(zhuǎn)送信號(hào) TP截止截止 TP vI /vO TN vO /vI C C +5V 0V （1

37、）當(dāng)）當(dāng)c=0， c =1時(shí)時(shí) c=0=0V， c c =1=+5V 2021-7-1240 C TP vO/vI vI/vO +5V 0V TN C +5V 0V V VI I在在0-+3V的范圍內(nèi)的范圍內(nèi) b、V VI I在在V VT T-V-VDDDD范圍變化時(shí)范圍變化時(shí), ,即：即： V VI I在在+2V-+5V+2V-+5V的范圍內(nèi)，的范圍內(nèi)，T TP P 導(dǎo)通。導(dǎo)通。 故：故：V VI I在在0-V0-VDDDD（0-+5V0-+5V）范圍內(nèi)變）范圍內(nèi)變 化時(shí)，至少有一只管子是導(dǎo)通的?；瘯r(shí)，至少有一只管子是導(dǎo)通的。 使使V VO O=V=VI I，這相當(dāng)于，這相當(dāng)于 開關(guān)接通開關(guān)

38、接通。 T TN N導(dǎo)通導(dǎo)通 a、V VI I由由0-0-（V VDDDD-V-VT T）范圍變化時(shí)，范圍變化時(shí)， 即：即： IO vv (2)(2)當(dāng)當(dāng)c=VDD， c =0時(shí)時(shí): 2021-7-1241 例：例：傳輸門組成的數(shù)據(jù)選擇器傳輸門組成的數(shù)據(jù)選擇器 C=0 TG1導(dǎo)通導(dǎo)通, TG2斷開斷開 L=X TG2導(dǎo)通導(dǎo)通, TG1斷開斷開 L=Y C=1 3.3.傳輸門的應(yīng)用傳輸門的應(yīng)用 2 1 2021-7-1242 CMOS邏輯集成器件發(fā)展使它的技術(shù)參數(shù)從總體上來說已經(jīng)達(dá)邏輯集成器件發(fā)展使它的技術(shù)參數(shù)從總體上來說已經(jīng)達(dá) 到或者超過到或者超過TTLTTL器件的水平。器件的水平。CMOS器

39、件的功耗低、扇出數(shù)大，器件的功耗低、扇出數(shù)大， 噪聲容限大，靜態(tài)功耗小，動(dòng)態(tài)功耗隨頻率的增加而增加。噪聲容限大，靜態(tài)功耗小，動(dòng)態(tài)功耗隨頻率的增加而增加。 參數(shù) 系列 傳輸延遲時(shí)間 tpd/ns(CL=15p F) 功耗 (mW) 延時(shí)功耗積 (pJ) 4000B751(1MHz)105 74HC101.5 (1MHz)15 74HCT131 (1MHz)13 BiCMOS2.90.00037.50.0008722 3.1.8 CMOS邏輯門電路的技術(shù)參數(shù)邏輯門電路的技術(shù)參數(shù) CMOS門電路各系列的性能比較門電路各系列的性能比較 2021-7-1243 3.2 TTL邏輯門（略）邏輯門（略） 3

40、.2.1 BJT的開關(guān)特性的開關(guān)特性 3.2.2 基本基本BJT反相器的動(dòng)態(tài)特性反相器的動(dòng)態(tài)特性 3.2.3 TTL反相器的基本電路反相器的基本電路 3.2.4 TTL邏輯門電路邏輯門電路 3.2.5 集電極開路門和三態(tài)門集電極開路門和三態(tài)門 3.2.6 BiMOS門電路門電路 2021-7-1244 3.5.1 正負(fù)邏輯問題正負(fù)邏輯問題 3.5 邏輯描述中的幾個(gè)問題邏輯描述中的幾個(gè)問題 3.5.2 基本邏輯門的等效符號(hào)及其應(yīng)用基本邏輯門的等效符號(hào)及其應(yīng)用 2021-7-1245 3.5.1 正負(fù)邏輯問題正負(fù)邏輯問題 1. 1. 正負(fù)邏輯的規(guī)定正負(fù)邏輯的規(guī)定 0 0 1 1 1 1 0 0 正

41、邏輯正邏輯 負(fù)邏輯負(fù)邏輯 3.5 邏輯描述中的幾個(gè)問題邏輯描述中的幾個(gè)問題 正邏輯體制正邏輯體制: :將高電平用邏輯將高電平用邏輯1 1表示，低電平用邏輯表示，低電平用邏輯0 0表示表示 負(fù)邏輯體制負(fù)邏輯體制: :將高電平用邏輯將高電平用邏輯0 0表示，低電平用邏輯表示，低電平用邏輯1 1表示表示 2021-7-1246 A B L 1 1 0 1 0 0 0 1 0 0 0 1 _與非門與非門 A B L 0 0 1 0 1 1 1 0 1 1 1 0 某電路輸入與輸出電平表某電路輸入與輸出電平表 A B L L L H L H H H L H H H L 采用正邏輯采用正邏輯 _或非門或非

42、門 采用負(fù)邏輯采用負(fù)邏輯 與非與非 或非或非 負(fù)邏輯負(fù)邏輯 正邏輯正邏輯 2. 正負(fù)邏輯等效變換正負(fù)邏輯等效變換 與與 或或 非非 非非 2021-7-1247 3.5.2 基本邏輯門電路的等效符號(hào)及其應(yīng)用基本邏輯門電路的等效符號(hào)及其應(yīng)用 1.基本邏輯門電路的等效符號(hào)基本邏輯門電路的等效符號(hào) ABL LA B & B A 與非門及其等效符號(hào)與非門及其等效符號(hào) B A BAL 1 系統(tǒng)輸入信號(hào)中，有的是高電平有效，有的是低電平有效。系統(tǒng)輸入信號(hào)中，有的是高電平有效，有的是低電平有效。 低電平有效，輸入端加小圓圈；高電平有效，輸入端不加低電平有效，輸入端加小圓圈；高電平有效，輸入端不加 小圓圈。小

43、圓圈。 BA 2021-7-1248 BABAL B A LAB 1 或非門及其等效符號(hào)或非門及其等效符號(hào) BAL & B A 2021-7-1249 & B A B A ABBAL 1 L=AB BABAL B A 1 & B A L=A+B BAABL BABAL 2021-7-1250 & B A L 1 & B A & B A L 1 & B A & B A L & & B A 2.邏輯門等效符號(hào)的應(yīng)用邏輯門等效符號(hào)的應(yīng)用 利用邏輯門等效符號(hào)，可實(shí)現(xiàn)對(duì)邏輯電路進(jìn)行變換，利用邏輯門等效符號(hào)，可實(shí)現(xiàn)對(duì)邏輯電路進(jìn)行變換， 以簡化電路，能減少實(shí)現(xiàn)電路的門的種類。以簡化電路，能減少實(shí)現(xiàn)電路的門的

44、種類。 LA B & B A 2021-7-1251 RE & 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 D0 D1 D2 D3 D4 D5 D6 D7 IC L EN AL G1 G2 控制電路控制電路 0 AL1 RE 3.邏輯門等效符號(hào)強(qiáng)調(diào)低電平有效邏輯門等效符號(hào)強(qiáng)調(diào)低電平有效 L=0 下圖是一個(gè)可以控制數(shù)據(jù)傳輸?shù)碾娐贰Ｏ聢D是一個(gè)可以控制數(shù)據(jù)傳輸?shù)碾娐贰?允許信號(hào)允許信號(hào) 請(qǐng)求信號(hào)請(qǐng)求信號(hào) 輸入、輸出均為低有效的與門實(shí)際是或門的等效符號(hào)，輸入、輸出均為低有效的與門實(shí)際是或門的等效符號(hào)， 在此用等效符號(hào)是為了強(qiáng)調(diào)在此用等效符號(hào)是為了強(qiáng)調(diào)低電平有效低電平有效 有效輸出信號(hào)有效輸出信

45、號(hào) 有效輸入信號(hào)有效輸入信號(hào) 詳見教材詳見教材110-111頁描述。頁描述。 2021-7-1252 RE & L G2 AL & AL G2 L RE & A L G2 L RE 如如RE、AL都要求高電平有效，都要求高電平有效，EN高電平有效高電平有效 如如RE、AL都要求低電平有效，都要求低電平有效，EN高電平有效高電平有效 如如RE、AL都要求高電平有效，都要求高電平有效，EN低電平有效低電平有效 可用或非可用或非 門實(shí)現(xiàn)門實(shí)現(xiàn) 2021-7-1253 3.6 邏輯門電路使用中的幾個(gè)實(shí)際問題邏輯門電路使用中的幾個(gè)實(shí)際問題 3.6.1 各種門電路之間的接口問題各種門電路之間的接口問題 3

46、.6.2 門電路帶負(fù)載時(shí)的接口問題門電路帶負(fù)載時(shí)的接口問題 2021-7-1254 （1）驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電 壓范圍，包括高、低電壓值（屬于電壓兼容性的問題）。壓范圍，包括高、低電壓值（屬于電壓兼容性的問題）。 在數(shù)字電路或系統(tǒng)的設(shè)計(jì)中，往往將在數(shù)字電路或系統(tǒng)的設(shè)計(jì)中，往往將TTL和和CMOS兩種兩種 器件混合使用，以滿足工作速度或者功耗指標(biāo)的要求。由于器件混合使用，以滿足工作速度或者功耗指標(biāo)的要求。由于 每種器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連每種器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連 接時(shí)，

47、要滿足驅(qū)動(dòng)器件和負(fù)載器件以下兩個(gè)條件：接時(shí)，要滿足驅(qū)動(dòng)器件和負(fù)載器件以下兩個(gè)條件： （2）驅(qū)動(dòng)器件必須對(duì)負(fù)載器件提供足夠大的拉電流和驅(qū)動(dòng)器件必須對(duì)負(fù)載器件提供足夠大的拉電流和灌電流灌電流 （屬于門電路的扇出數(shù)問題）。（屬于門電路的扇出數(shù)問題）。 3.6.1 3.6.1 各種門電路之間的接口問題各種門電路之間的接口問題 1.1.驅(qū)動(dòng)器件和負(fù)載器件連接時(shí)要滿足的兩個(gè)條件驅(qū)動(dòng)器件和負(fù)載器件連接時(shí)要滿足的兩個(gè)條件 2021-7-1255 vO vI 驅(qū)動(dòng)門驅(qū)動(dòng)門 負(fù)載門負(fù)載門 1 1 VOH (min) vO V OL (max) vI VIH (min) V IL (max ) （1）負(fù)載器件所要求

48、的輸入電壓）負(fù)載器件所要求的輸入電壓 VOH(min) VIH(min) VOL(max) VIL(max) 2021-7-1256 灌電流灌電流 IIL IOL IIL 拉電流拉電流 IIH IOH IIH 10 1 1 1 1 n個(gè)個(gè) 01 11 0 1 n個(gè)個(gè) （2）對(duì)負(fù)載器件提供足夠大的拉電流和灌電流）對(duì)負(fù)載器件提供足夠大的拉電流和灌電流 IOH(max) IIH(total) IOL(max) IIL(total) 2021-7-1257 （2）驅(qū)動(dòng)電路必須能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流。）驅(qū)動(dòng)電路必須能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流。 驅(qū)動(dòng)電路驅(qū)動(dòng)電路 負(fù)載電路負(fù)載電路 1）VOH(

49、min) VIH(min) 2）VOL(max) VIL(max) 4） IOL(max) IIL(total) （1）驅(qū)動(dòng)電路必須能為負(fù)載電路提供合乎相應(yīng)標(biāo)準(zhǔn)的高、）驅(qū)動(dòng)電路必須能為負(fù)載電路提供合乎相應(yīng)標(biāo)準(zhǔn)的高、 低電平；低電平； IOH(max) IIH(total) 3） 結(jié)論：結(jié)論： 2021-7-1258 2. CMOS門驅(qū)動(dòng)門驅(qū)動(dòng)TTL門門 VOH（ （min)=4.9V VOL(max) =0.1V TTL門（門（74系列）系列）： VIH(min) = 2V VIL(max )= 0.8V IOH（ （max)=-0.51mA IIH（ （max)=20 A VOH(min)

50、VIH(min) VOL(max) VIL(max) 帶拉電流負(fù)載帶拉電流負(fù)載 輸出、輸入電壓輸出、輸入電壓 帶灌電流負(fù)載帶灌電流負(fù)載? T3 VCC VDD T4 R1 R2 R3 T1 T2 CMOS門門(4000系列）：系列）： IOL（ （max)=0.51mA IIL（ （max)=-0.4mA， ， IOH(max) IIH(total) 2021-7-1259 例例 用一個(gè)用一個(gè)74HC00與非門電路驅(qū)動(dòng)一個(gè)與非門電路驅(qū)動(dòng)一個(gè)74系列系列TTL反反 相器和六個(gè)相器和六個(gè)74LS系列邏輯門電路。試驗(yàn)算此時(shí)的系列邏輯門電路。試驗(yàn)算此時(shí)的CMOS 門電路是否過載？門電路是否過載？ VO

51、H（ （min)=3.84V， ， VOL(max) =0.33V IOH（ （max)=-4mA IOL（ （max)=4mA 74HC00： IIH（ （max)=0.04mA IIL（ （max)=1.6mA 74系列：系列： VIH（ （min)=2V， ， VIL(max) =0.8V &1 1 1 CMOS門門74系列系列 74LS74LS系列系列 74LS系列系列 IIL（ （max)=-0.4mA， ， IIH（ （max)=0.02mA， ， VOH(min) VIH(min) VOL(max) VIL(max) 2021-7-1260 總的輸入電流總的輸入電流IIL(tot

52、al)=1.6mA+6 0.4mA=4mA 灌電流情況灌電流情況 拉電流情況拉電流情況 74HC00: IOH(max)=4mA 74系列反相器系列反相器: IIH(max)=0.04mA 74LS門：門： IIH(max)=0.02mA 總的輸入電流總的輸入電流 IIH(total)=0.04mA+6 0.02mA=0.16mA 74HC00: IOL(max)=4mA 74系列反相器系列反相器: IIL(max)=1.6mA 74LS門：門： IIL(max)=0.4mA 故故CMOS驅(qū)動(dòng)驅(qū)動(dòng)TTL門電路未過載門電路未過載。但。但灌電流灌電流 時(shí)剛滿足條件，而在實(shí)際設(shè)計(jì)中要考慮留出一定時(shí)剛

53、滿足條件，而在實(shí)際設(shè)計(jì)中要考慮留出一定 的余量，即需要增加帶灌電流的能力?？稍诘挠嗔浚葱枰黾訋Ч嚯娏鞯哪芰??？稍贑MOS門后加一個(gè)門后加一個(gè) TTL系列的同相緩沖器（因其系列的同相緩沖器（因其IOL(max)比比CMOS的的IOL(max) 大的多大的多） 作驅(qū)動(dòng)器。作驅(qū)動(dòng)器。 &1 1 1 CMOS門門 74系列系列 74LS74LS系列系列 2021-7-1261 3. 3. TTL門驅(qū)動(dòng)門驅(qū)動(dòng)CMOS門門(如如74HC ） 204 VOH(min)= =2.7V VIH(min)為為3.5V TTL（74LS ）： CMOS（7474HC）： 其他參數(shù)其他參數(shù)都能滿足，只有都能滿足，

54、只有 VOH(min) VIH(min)不滿足。為解決該不滿足。為解決該 問題，常在問題，常在TTL輸出端與輸出端與+5V電源之間接一個(gè)上拉電阻電源之間接一個(gè)上拉電阻RP。 （ IO ：TTL輸出級(jí)輸出級(jí)T3截止管的漏電流）截止管的漏電流） IHOOH n(IIRVV PDD 因這兩個(gè)電流都很小，如因這兩個(gè)電流都很小，如RPRP取值不大，該項(xiàng)可忽略取值不大，該項(xiàng)可忽略 2021-7-1262 結(jié)論： TTLTTL驅(qū)動(dòng)驅(qū)動(dòng)74HCT74HCT系列系列CMOSCMOS時(shí)，不需另加接口電時(shí)，不需另加接口電 路。即常常用路。即常常用74HCT74HCT系列器件當(dāng)接口電路，以省去系列器件當(dāng)接口電路，以省

55、去 上拉電阻。上拉電阻。 2021-7-1263 1. 用門電路直接驅(qū)動(dòng)顯示器件用門電路直接驅(qū)動(dòng)顯示器件 3.6.2 3.6.2 門電路帶負(fù)載時(shí)的接口電路門電路帶負(fù)載時(shí)的接口電路 LED R vI 1 D FOH I VV R D OLFCC I VVV R 門電路的輸入為低電平，輸出為高電平時(shí)，門電路的輸入為低電平，輸出為高電平時(shí)，LED發(fā)光發(fā)光 當(dāng)輸入信號(hào)為高電平，輸出為低電平時(shí)當(dāng)輸入信號(hào)為高電平，輸出為低電平時(shí),LED發(fā)光發(fā)光 VCC LED R vI 1 限流電阻：限流電阻： LEDLED的正向壓降的正向壓降 LEDLED的電流的電流 2021-7-1264 解：解：LED正常發(fā)光需要

56、幾正常發(fā)光需要幾mA的電流，并且導(dǎo)通時(shí)的壓降的電流，并且導(dǎo)通時(shí)的壓降 VF為為1.6V。根據(jù)附錄。根據(jù)附錄A查得，當(dāng)查得，當(dāng)VCC=5V時(shí)，時(shí)，VOL=0.1V， IOL(max)=4mA， 因此因此ID取值不能超過取值不能超過4mA。限流電阻的最小值為。限流電阻的最小值為 825 mA4 V10615 ).( R 例例3.6.2 試用試用74HC04六個(gè)六個(gè)CMOS反相器中的一個(gè)作為接口反相器中的一個(gè)作為接口 電路，使門電路的輸入為高電平時(shí)，電路，使門電路的輸入為高電平時(shí)，LED導(dǎo)通發(fā)光。導(dǎo)通發(fā)光。 2021-7-1265 2. 2. 機(jī)電性負(fù)載接口機(jī)電性負(fù)載接口 繼繼電電器器 限限流流電電阻阻 vI 1 1 用各種數(shù)字電路來控制機(jī)電性系統(tǒng)的功能用各種數(shù)字電路來控制機(jī)電性系統(tǒng)的功能, ,而機(jī)電系統(tǒng)所而機(jī)電系統(tǒng)所 需的工作電壓和工作電流比較大。要使這些機(jī)電系統(tǒng)正常工作，需的工作電壓和工作電流比較大。要使這些機(jī)電系統(tǒng)正常工作， 必須擴(kuò)大驅(qū)動(dòng)電路的輸出電流以提高帶負(fù)載能力，而且必要時(shí)必須擴(kuò)大驅(qū)動(dòng)電路的輸出電流以提高帶負(fù)載能力，而且必要時(shí) 要實(shí)現(xiàn)電平轉(zhuǎn)移。要實(shí)現(xiàn)電平轉(zhuǎn)移。 如果負(fù)載所需的電流不特別大，可以將兩個(gè)反相器并聯(lián)如果負(fù)載所需的電流不特別大，可以將兩個(gè)反相器并聯(lián) 作為驅(qū)