HDB3數(shù)字編碼器畢業(yè)設(shè)計(jì)論文（含程序、仿真）

1、目錄設(shè)計(jì)總說明iintroductioniii1 緒論11.1 引言11.2 課題研究背景11.3 本研究的主要內(nèi)容11.4 本研究的目的意義21.5 論文組織22 eda概述32.1 vhdl硬件描述語言32.1.1vhdl語言的發(fā)展32.1.2vhdl硬件描述語言的特點(diǎn)32.2 altera公司quartus介紹42.2.1quartus簡介42.2.2quartus軟件的設(shè)計(jì)流程42.2.3quartus軟件的使用53 編碼技術(shù)123.1 通信系統(tǒng)123.2 編碼123.2.1信源編碼123.2.2信道編碼123.3.選擇碼型和常用碼型133.3.1選擇碼型的考慮133.3.2常用碼型及

2、其特點(diǎn)133.4 hdb3碼簡介143.4.1hdb3碼編碼規(guī)則154 基帶信號的編碼建模與設(shè)計(jì)164.1 hdb3編碼器的vhdl建模與程序設(shè)計(jì)（1）164.1.1hdb3的vhdl建模思想164.1.2基于vhdl硬件描述語言的建模及程序設(shè)計(jì)164.1.3編碼器模塊的總程序244.1.4編碼器模塊的時序仿真284.2 hdb3編碼器的vhdl建模與程序設(shè)計(jì)（2）294.2.1設(shè)計(jì)模型294.2.2hdb3編碼整體模塊的總程序及波形仿真375 數(shù)字復(fù)接技術(shù)及其建模與設(shè)計(jì)445.1引言445.2 數(shù)字復(fù)接原理445.2.1數(shù)字復(fù)接的基本概念445.2.2數(shù)字復(fù)接的方法及方式455.3同步復(fù)接器

3、的vhdl建模和設(shè)計(jì)495.3.1以四路同步復(fù)接器為例的原理框圖模型495.3.2四路同步復(fù)接器的vhdl建模515.4同步復(fù)接器的vhdl總程序635.4.1四路同步復(fù)接器系統(tǒng)的模塊鏈接程序636 hdb3編碼器的硬件測試676.1產(chǎn)品簡介676.1.1應(yīng)用范圍及特點(diǎn)676.1.2系統(tǒng)結(jié)構(gòu)及規(guī)格676.2硬件說明686.2.1輸入單元686.2.2輸出單元706.2.3編程硬件驅(qū)動安裝716.3配置文件下載726.3.1打開編輯器窗口和配置文件726.3.2設(shè)置編程器726.3.3使用jtag下載口737 結(jié) 論75參考文獻(xiàn)76致謝77華北科技學(xué)院畢業(yè)設(shè)計(jì)（論文）hdb3數(shù)字編碼器的設(shè)計(jì)設(shè)計(jì)

4、總說明：隨著社會生產(chǎn)力的發(fā)展，各種電子新產(chǎn)品的開發(fā)速度越來越快?，F(xiàn)代計(jì)算機(jī)技術(shù)和微電子技術(shù)的進(jìn)一步發(fā)展和結(jié)合使得集成電路的設(shè)計(jì)出現(xiàn)了兩個分支。一個是傳統(tǒng)的更高集成度的集成電路的進(jìn)一步研究；另一個是利用高層次vhdl/verilog hdl等硬件描述語言對新型器件cpld/fpga進(jìn)行專門設(shè)計(jì)，使之成為專用集成電路。eda技術(shù)以eda軟件工具為開發(fā)環(huán)境，采用硬件描述語言（hdl），以可編程邏輯器件為實(shí)驗(yàn)載體，實(shí)現(xiàn)源代碼編程和仿真功能。vhdl作為一種標(biāo)準(zhǔn)化的硬件描述語言主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。與其它的hdl相比，vhdl具有更強(qiáng)的行為描述能力，從而決定了它成為系統(tǒng)設(shè)計(jì)領(lǐng)域最

5、佳的硬件描述語言。就目前流行的eda工具和vhdl綜合器而言，將基于抽象行為描述風(fēng)格的vhdl程序綜合為具體的fpga和cpld等目標(biāo)器件的網(wǎng)表文件己不成問題。vhdl和可編程邏輯器件的結(jié)合作為一種強(qiáng)有力的設(shè)計(jì)方式，將為設(shè)計(jì)者的產(chǎn)品上市帶來創(chuàng)紀(jì)錄的速度。現(xiàn)代通信技術(shù)的發(fā)展隨著vhdl等設(shè)計(jì)語言的發(fā)展也進(jìn)入了一個新的階段。長期以來，人類進(jìn)行信息交互的基本方式不外乎語言、文字和圖像。隨著數(shù)字技術(shù)的發(fā)展，三大信息網(wǎng)：電話、電視、和因特網(wǎng)在數(shù)字通信的平臺上融為一體的趨勢日益加速。一方面是通信技術(shù)一日千里的發(fā)展，技術(shù)更新的周期越來越短；另一方面是人們對信息數(shù)量和質(zhì)量的需求不斷增長，如何更加有效、更加可靠

6、、更加安全的傳輸信息，成為人們非常關(guān)注的問題。數(shù)字通信具有許多優(yōu)良的特性，數(shù)字處理的靈活性使得數(shù)字傳輸系統(tǒng)中傳輸?shù)臄?shù)字信息既可以來自計(jì)算機(jī)，電傳機(jī)等數(shù)據(jù)終端的各種數(shù)字代碼，也可以是來自模擬信號經(jīng)過數(shù)字化處理后的脈沖編碼(pcm)信號等。在原理上，數(shù)字信息可以直接用數(shù)字代碼序列表示和傳輸，但是在實(shí)際的傳輸中，視系統(tǒng)的要求和信道的情況，一般需要進(jìn)行不同形式的編碼，并且選用一組取值有限的離散波形表示，這些取值離散的波形可以是數(shù)字帶通信號，也可以是數(shù)字基帶信號。數(shù)字基帶信號的傳輸是數(shù)字通信系統(tǒng)的重要組成部分之一。在數(shù)字通信中，一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不

7、宜直接用于傳輸，易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃裕瑸榱耸够鶐盘柲苓m合在基帶信道中傳輸，通常需要經(jīng)過基帶信號變換。而為了用更短的代碼表達(dá)同樣多的信息，人們提出了壓縮代碼長度地方法，并發(fā)明了多種壓縮方法和實(shí)施方案，統(tǒng)稱為信源編碼。為了及時發(fā)現(xiàn)并糾正信息傳輸中出現(xiàn)的錯誤，人們采用了各種檢錯和糾錯技術(shù)，由此發(fā)展起來了信道編碼技術(shù)，它使通信更加可靠。在編碼過程中，不同碼型有不同的特點(diǎn)和不同的用途。例如ami碼的傳號交替反轉(zhuǎn)，這種碼型無直流成分和很小的低頻成分，利于在一般的基帶信道中傳輸，但它可能出現(xiàn)四連零現(xiàn)象，不利于接收端的定時信號提取。為了保持ami碼的優(yōu)點(diǎn)而克服其缺點(diǎn)提出了hdb3碼(三階高

8、密度雙極性碼)。hdb3碼具有編碼規(guī)則簡單，無直流，低頻成份少，可打破長連“0”和對定時信號的恢復(fù)十分有利等優(yōu)點(diǎn)，因此被ccitt 協(xié)會推薦為常用的基帶傳輸碼型之一。綜合上述情況，本文提出了基于vhdl語言的hdb3編碼器的設(shè)計(jì)方案。本論文概括了hdb3數(shù)字編碼器的研究背景、意義,同時對eda技術(shù)和編碼技術(shù)作了簡要的說明。設(shè)計(jì)方面包括規(guī)劃基于vhdl的hdb3編碼器設(shè)計(jì)的總體方案，合理利用各種軟硬件資源；基于vhdl的hdb3編碼器的軟件實(shí)現(xiàn)。其中hdb3碼的編碼程序設(shè)計(jì)是在quartus軟件環(huán)境下進(jìn)行的，首先在quartus軟件環(huán)境下建立一個工程，工程名和程序的實(shí)體名一致，并將其作為該工程的

9、設(shè)計(jì)文件。然后在vhdl文本編輯窗中輸入設(shè)計(jì)的vhdl源程序，進(jìn)行編譯。程序編譯成功后要進(jìn)行時序仿真，這一部分同樣是在quartus軟件環(huán)境下完成的，因?yàn)閷?shí)際電路總是存在一定的時鐘毛刺，即會產(chǎn)生不可避免的時延，所以仿真圖有時會產(chǎn)生失真； 經(jīng)過編碼的基帶信號，為了擴(kuò)大傳輸容量和提高傳輸速率在本次設(shè)計(jì)中又簡要的介紹了數(shù)字復(fù)接技術(shù)，設(shè)計(jì)了數(shù)字復(fù)接器。在論文的最后，為了保證該設(shè)計(jì)的可靠性，需要對hdb3數(shù)字編碼器進(jìn)行硬件測試，在quartusii軟件中完成hdb3碼的編碼、仿真等步驟后，通過下載電纜將程序下載到特定的fpga芯片上，用邏輯分析儀進(jìn)行分析，驗(yàn)證該研究的可行性。以上是本人對這次設(shè)計(jì)的簡要說

10、明，從設(shè)計(jì)背景、意義、內(nèi)容等方面作了簡要的介紹。具體說明請見論文正文。關(guān)鍵詞：vhdl；quartusii；hdb3編碼；數(shù)字復(fù)接the design of hdb3 digital encoderintroduction：with the development of social productive forces, a variety of electronic development of new products is becoming more faster.the further development and combination of modern computer and

11、 microelectronics technology make the design of integrated circuits produces two branches. one is the further study about the traditional and higher integrated circuit; another is the use of high-level vhdl / verilog hdl hardware description language such as new types of devices cpld / fpga to carry

12、 out specially designed to make it becomes specific integrated circuiteda technology take the eda software as tools for the development of the environment,the use of hardware description language (hdl),programmable logic devices in experimental carrier,the realization of the source code programming

13、and simulation.the vhdl as a standardized hardware description language used to describe the structure of digital systems,behavior, function and interface.compared with other hdl,vhdl has a stronger ability to describe the behavior,thus it was determined to be the best hardware description language

14、in the areas of system designation .on the current popular eda tools and vhdl synthesizer.behavior will be described in an abstract style based on the vhdl program integrated into specific goals,such as fpga and cpld device netlist file is not a problem.vhdl and programmable logic device as a powerf

15、ul combination of design，designers will bring to market a record pacethe development of modern communication technologies with the vhdl language development has entered a new stage.long period of time,humans a basic form of information exchange only language, text and images.with the development of

16、digital technology,the three major information networks:telephone,television,and internet communications.in the digital communications platform to accelerate the growing trend of integration.on the one hand,the rapid development of communication technologies, technology update cycle becoming shorter

17、 and shorter;on the other hand,is the quantity and quality of information demand is growing,how more effective,more reliable,more secure transmission of information,，become a great concern to usdigital communication with many excellent features, the flexibility of digital processing system enables d

18、igital transmission of digital information transmission can be from the computer,facsimile and other data terminal of a variety of digital code,as well as from the analog signal through digital processing after pulse code (pcm) signalsin principle,the digital information can be directly expressed by

19、 the number of code sequences and transmission,but in the actual transmission,depending on system requirements and channel situation,the general need for different forms of encoding,and a limited selection of a set of discrete values of wave that these values can be a discrete number of waveforms wi

20、th signal may also be a digital base-band signaldigital baseband signal transmission is one of an important part of the digital communication system.in digital communications, the general sent by the source of the digital base-band signal is rich in low-frequency component,or even dc,these signals a

21、re often not used directly for transmission,easy to inter-symbol interference and thus a direct impact on the reliability of transmission,in order to make the base signals to baseband channel suitable for transmission,it usually takes transform base-band signal.in order to use a shorter code to expr

22、ess the same amount of information,it is proposed to approach the length of compression codes and the invention of a variety of compression methods and the implementation of programs,collectively referred to as source coding.in order to timely detect and correct the information transmission in error

23、,that people used a variety of error detection and error correction technology,which developed channel coding technology,it makes communication more reliablein the encoding process,the different code types have different characteristics and different uses.for example,communication ami code reverse t

24、urn,and this base-band signal without dc component and a small low-frequency components,which will help in the general channel of the base-band transmission, but it may occur four zero phenomenon is not conducive to the receiving end of the regular signal extraction.hdb3 code (third-order high-densi

25、ty bipolar code) with the coding rules by simple,non-dc,less low-frequency components can be connected to break the long "0" and the timing signal is very beneficial to the recovery of the advantages of the original by itu-t recommendation ccitt association the use of the base-band transmi

26、ssion-type, one codetaking these factors together，this paper raised the hdb3 encoder design based on vhdl languagethe study including the planning of the hdb3 code based on the vhdl design of the overall program,the rational use of a variety of hardware and software resources;based on the vhdl langu

27、age code hdb3 encoding software,which hdb3 coding programming code in quartus software environment,first,quartus software environment to build a project, through the use of vhdl coding language to complete the design process,and as the project design document.after completion of the circuit design,i

28、t is necessary to carry out time-series simulation.this part of the same software environment in the quartus complete,because the actual circuit of the clock there is always some glitches that will delay the inevitable,so simulation sometimes distortion map;after the base-band signal coding,in order

29、 to expand transmission capacity and improve the transfer rate also in this design brief introduction of digital multiplexing technology,the design of a digital multiplexer.in the design of the final, in order to ensure the reliability of the design will be based on the vhdl language in the integrat

30、ed design environment to complete quartusii software code hdb3 coding, simulation and other steps,through the download cable to download to a specific fpga chip with logic analyzer simulation,analysis of the study the feasibility and reliability.above is a brief description of the design, from desig

31、n background,meaning,content, etc.specific content,please refer to the text .keywords：vhdl；hdb3 encoder；quartus；digital multiplexeriiihdb3數(shù)字編碼器的設(shè)計(jì)1 緒論1.1 引言信號在信道的傳輸過程中，如何才能保證信號失真最小且可靠的傳輸是本次課程設(shè)計(jì)研究的目標(biāo)。一個完整的通訊系統(tǒng)，當(dāng)信號經(jīng)過一定距離的傳送后，總會受到干擾、移相和衰減，因而需要對數(shù)字信號進(jìn)行再生。從信源輸出的信號一般是0, 1兩種狀態(tài)的單極性nrz碼，在進(jìn)行數(shù)字信號傳輸時，考慮到傳輸信道的特點(diǎn)，

32、將信息比特變換為適合于在信道中傳輸?shù)臄?shù)字信號，即進(jìn)行線路編碼。傳統(tǒng)的基帶信號含有豐富的直流和低頻分量，這些信號不適宜在信道中傳輸。為了使得終端機(jī)編碼輸出的由0和1組成的單極性數(shù)碼流適應(yīng)于傳輸信道的特性，還必須經(jīng)過碼型變換，即對信號進(jìn)行編碼。選擇編碼碼型時一般應(yīng)考慮幾方面的因素，比如從線路碼流中容易提取時鐘，碼型中不宜含有直流分量，高、低頻成分應(yīng)盡量減少，設(shè)備應(yīng)簡單，易于實(shí)現(xiàn)碼型變換和碼型反變換的調(diào)試等?；诖?，人們考慮是否有一種更好的方法來彌補(bǔ)這一不足之處。隨著eda技術(shù)的不斷發(fā)展，vhdl作為一種標(biāo)準(zhǔn)化的硬件描述語言，在電子工程領(lǐng)域已成為廣泛使用的通用語言和eda領(lǐng)域的仿真測試、程序模塊的移

33、植、asic設(shè)計(jì)源程序的交付、ip盒的應(yīng)用方面擔(dān)任著不可或缺的角色，因此成為了必要的設(shè)計(jì)開發(fā)工具。1.2 課題研究背景隨著數(shù)字通信的迅速發(fā)展，線路編碼己越來越被人們重視，人們先后提出了各種適合線路傳輸?shù)拇a型，如cmi碼，miller碼，ami碼，hdb3碼等。傳輸碼型是研究數(shù)字通信傳輸系統(tǒng)的一項(xiàng)重要課題，正確選擇傳輸碼型不但能改善傳輸性能，提高通信質(zhì)量，而且能延長中繼距離，使中繼器結(jié)構(gòu)簡單，從而獲得顯著的經(jīng)濟(jì)效益。目前，線路編碼廣泛地用于數(shù)字移動通信、數(shù)字微波通信和數(shù)字光纖通信系統(tǒng)中，是數(shù)字通信系統(tǒng)中不可缺少的部分。而在編碼過程中itu-t原ccitt g703建議中規(guī)定2m8m34m的數(shù)字接

34、口碼型均采用hdb3碼。1.3 本研究的主要內(nèi)容本設(shè)計(jì)主要是基于vhdl語言，選用一種合適的碼型，完成基帶信號在信道中傳輸。在設(shè)計(jì)中所選用的碼型是hdb3碼，hdb3碼具有無直流、低頻成份少、頻帶較窄、可打破長連0和提取同步方便等特點(diǎn)。鑒于hdb3碼的明顯優(yōu)點(diǎn)，pcm系統(tǒng)各次群常采用其做接口碼型標(biāo)準(zhǔn)。本研究主要內(nèi)容包括以下幾方面：(1) hdb3碼的vhdl建模思想 規(guī)劃基于vhdl的hdb3編碼器設(shè)計(jì)的總體方案，合理利用各種軟硬件資源。(2) 基于vhdl硬件描述語言的建模及程序設(shè)計(jì)。介紹hdb3編碼器的各部分模塊的設(shè)計(jì)流程、程序編譯及仿真。(3) 經(jīng)過編碼的基帶信號，為了擴(kuò)大傳輸容量和提高

35、傳輸速率在論文設(shè)計(jì)的最后部分提出了數(shù)字復(fù)接技術(shù)，設(shè)計(jì)了數(shù)字復(fù)接器。1.4 本研究的目的意義本文是針對基帶信號在傳輸過程中所做的研究，提出了在一片fpga芯片上實(shí)現(xiàn)基于vhdl語言的hdb3編碼器設(shè)計(jì)的構(gòu)思，并通過研究設(shè)計(jì)，為信號在不同環(huán)境下的傳輸構(gòu)建了一個新的通用編碼平臺。1.5 論文組織本文主要從論文的總體設(shè)計(jì)、基于vhdl的編碼器的設(shè)計(jì)幾部分進(jìn)行論述，具體章節(jié)安排介紹如下：第二部分 eda概述，主要介紹了vhdl語言的發(fā)展及特點(diǎn)，quartus軟件的設(shè)計(jì)流程及使用。第三部分 對本文的理論基礎(chǔ)編碼技術(shù)作了簡單論述，其中包括通信系統(tǒng)、編碼問題及分類、兩種基本的編碼理論等。第四部分 是該設(shè)計(jì)的核

36、心部分，詳細(xì)地介紹了兩種基于vhdl語言的hdb3編碼器的設(shè)計(jì)流程，設(shè)計(jì)原理，時序仿真等。第五部分 介紹了在quartus環(huán)境中實(shí)現(xiàn)對數(shù)字復(fù)接器的設(shè)計(jì)。第六部分 實(shí)現(xiàn)對hdb3數(shù)字編碼器的硬件測試。第七部分 是完結(jié)篇，對所做設(shè)計(jì)的各部分工作、研究結(jié)果分別作了分析總結(jié)，提出了該設(shè)計(jì)的改進(jìn)方向。2 eda概述2.1 vhdl硬件描述語言2.1.1 vhdl語言的發(fā)展eda技術(shù)是現(xiàn)代電子設(shè)計(jì)技術(shù)的核心。它以eda軟件工具為開發(fā)環(huán)境，采用硬件描述語言（hdl），以可編程器件為實(shí)驗(yàn)載體，以實(shí)現(xiàn)源代碼編程，自動邏輯編譯，邏輯簡化，邏輯綜合，布局布線，邏輯優(yōu)化和仿真功能等，并以asic,soc芯片為目標(biāo)器件

37、，是以電子系統(tǒng)設(shè)計(jì)為應(yīng)用方向的電子產(chǎn)品自動化的設(shè)計(jì)技術(shù)?，F(xiàn)代計(jì)算機(jī)技術(shù)和微電子技術(shù)進(jìn)一步發(fā)展和結(jié)合使得集成電路的設(shè)計(jì)出現(xiàn)了兩個分支。一個是傳統(tǒng)的更高集成度的集成電路的進(jìn)一步研究；另一個是利用高層次vhdl/veriloghdl等硬件描述語言對新型器件fpga/cpld進(jìn)行專門設(shè)計(jì)，使之成為專用集成電路（asic），這不僅大大節(jié)省了設(shè)計(jì)和制造的時間，而且對設(shè)計(jì)者，不必考慮集成電路制造工藝，現(xiàn)已成為系統(tǒng)及產(chǎn)品設(shè)計(jì)的一項(xiàng)新技術(shù)1。在hdl（硬件描述語言）形成發(fā)展之前，已經(jīng)有了許多程序語言，如匯編、c等。這些語言運(yùn)行在不同的硬件平臺和操作環(huán)境中，它們適合于描述過程和算法，不適合做硬件描述。任何一種ed

38、a工具，都需要一種硬件描述語言來作為其工作語言。這些眾多的eda工具軟件開發(fā)者，各自推出了自己的hdl。此后，便出現(xiàn)了標(biāo)準(zhǔn)的vhdl語言。vhdl是“very high speed integrated circuit hardware description language”的縮寫，即“甚高速集成電路硬件描述語言”。最初由美國國防部和intermetrics、ibm、ti公司聯(lián)合開發(fā)，1987年成為ieee標(biāo)準(zhǔn)，即ieeel076標(biāo)準(zhǔn)(俗稱87版vhdl)。此后，美國國防部要求官方的與高速集成電路設(shè)計(jì)相關(guān)的所有文檔必須用vhdl描述，因此vhdl在電子設(shè)計(jì)領(lǐng)域得到了廣泛的應(yīng)用，漸漸成為工業(yè)

39、界的標(biāo)準(zhǔn)。1993年，ieee對vhdl進(jìn)行了修訂，公布了新的vhdl標(biāo)準(zhǔn)，即ieeel076（俗稱93版vhdl）。2.1.2 vhdl硬件描述語言的特點(diǎn)當(dāng)電路系統(tǒng)采用vhdl語言設(shè)計(jì)硬件時，具有如下的特點(diǎn)：（1）采用自上而下的設(shè)計(jì)方法即從系統(tǒng)總體要求出發(fā)，自上而下的逐步將設(shè)計(jì)的內(nèi)容細(xì)化，最后完成系統(tǒng)硬件的整體設(shè)計(jì)。在設(shè)計(jì)的過程中，對系統(tǒng)自上而下分成“行為描述”，“rtl方式描述”，“邏輯綜合”三個層次進(jìn)行設(shè)計(jì)。（2）系統(tǒng)可大量采用pld芯片由于目前眾多制造pld芯片的廠家，其工具軟件均支持vhdl的編程，所以利用vhdl設(shè)計(jì)數(shù)字系統(tǒng)時，可以根據(jù)硬件電路的設(shè)計(jì)需要，自行利用pld設(shè)計(jì)采用的a

40、sic芯片，而無需受通用元器件的限制。（3）采用系統(tǒng)早期仿真從自上而下的設(shè)計(jì)過程中可以看到，在系統(tǒng)設(shè)計(jì)過程中要進(jìn)行三級仿真，即行為層次仿真、rtl層次仿真和門級層次仿真。這三級仿真貫穿著系統(tǒng)設(shè)計(jì)的全過程，從而可以在系統(tǒng)設(shè)計(jì)的早期發(fā)現(xiàn)設(shè)計(jì)中存在的問題。（4）降低了硬件電路設(shè)計(jì)難度在傳統(tǒng)的設(shè)計(jì)方法中，往往要求設(shè)計(jì)者在設(shè)計(jì)電路之前寫出該電路的邏輯表達(dá)式或真值表，這一工作是相當(dāng)困難和繁雜的。而利用vhdl設(shè)計(jì)硬件電路時，設(shè)計(jì)者不必編寫邏輯表達(dá)式或真值表，從而大大降低了設(shè)計(jì)的難度。（5）主要設(shè)計(jì)文件是用vhdl編寫的源程序使用vhdl源程序有許多好處：其一是資料量小，便于保存；其二是可繼承性好，當(dāng)設(shè)計(jì)其

41、它硬件電路時，可使用文件中的某些庫、進(jìn)程和過程等某些局部硬件電路的程序；其三是閱讀方便，閱讀程序比閱讀電路原理圖更容易些，閱讀者很容易在程序中看出某一電路的工作原理和邏輯關(guān)系5。2.2 altera公司quartus介紹2.2.1 quartus簡介quartus是altera公司新一代的eda設(shè)計(jì)工具，由該公司早先的max+plus演變而來。該設(shè)計(jì)軟件是altera提供的完整的多平臺設(shè)計(jì)環(huán)境，能夠直接滿足特定設(shè)計(jì)需要，為可編程芯片系統(tǒng)（sopc）提供全面的設(shè)計(jì)環(huán)境。quartus軟件含有fpga/cpld設(shè)計(jì)所有階段的解決方案。2.2.2 quartus軟件的設(shè)計(jì)流程作為一個以vhdl為語言

42、的設(shè)計(jì)軟件在進(jìn)行具體設(shè)計(jì)時要遵循一定的設(shè)計(jì)步驟，下圖描述了使用 quartus 基本設(shè)計(jì)流程。這是一個完整的設(shè)計(jì)流程，在實(shí)際的設(shè)計(jì)過程中，根據(jù)需要其中的一些步驟可以進(jìn)行簡化。 quartus 設(shè)計(jì)過程如圖 2-1 所示。圖2-1 quartus 進(jìn)行設(shè)計(jì)的流程圖2.2.3 quartus軟件的使用（1）編輯設(shè)計(jì)文件（以hdb3設(shè)計(jì)為例） 建立工程庫目錄文件夾d:/quartus/quartus/hdb3/。 輸入源程序。打開quartus，選擇file/new命令。在new窗口中的device design files中選擇vhdl files，如圖所示：圖2-2 新建輸入文件對話框然后在vh

43、dl文本編輯窗中輸入設(shè)計(jì)程序的vhdl源程序，如圖所示：圖2-3 vhdl文本編輯窗文件存盤。選擇file/save as命令，找到已建立的文件夾d:/quartus/quartus/hdb3/，文件名與實(shí)體名一致。 建立工程文件夾。選擇file/new project wizard命令，單擊next ，在最上一欄的右側(cè)選擇已存盤的文件“hdb3.vhd”，出現(xiàn)如圖所示的情況：圖2-4 建立新工程對話框 選擇目標(biāo)芯片。單擊next，再單擊next，這時彈出選擇目標(biāo)芯片的對話框，首先在family欄選擇cyclone，在package欄選擇any，在pin count選擇240，在speed g

44、rade選擇8，接著在avaliable devices選擇ep1c6q240c8，如圖所示：圖2-5 目標(biāo)芯片選擇對話框 兩次單擊next，彈出“工程設(shè)置統(tǒng)計(jì)”對話框，如圖所示：圖2-6 工程設(shè)置統(tǒng)計(jì)對話框結(jié)束設(shè)置。最后單擊finish，此時已設(shè)定好工程。（2）編譯綜合上面所有工作做好后，執(zhí)行processing菜單的start compilation選項(xiàng)，啟動全程編譯。編譯成功后的工程管理窗口如圖所示：圖2-7 編譯成功后的工程管理窗口（3）仿真測試建立仿真測試波形選擇quartus主窗口的file菜單的new選項(xiàng)，在彈出的文件類型編輯對話框中，選擇other files中的vector

45、weaveform file項(xiàng)，單擊ok按鈕，出現(xiàn)如圖所示的波形文件編輯窗口。圖2-8 波形文件編輯窗口設(shè)置仿真時間區(qū)域在設(shè)計(jì)中要設(shè)置仿真時間、時間軸周期，其設(shè)置步驟是在edit菜單中選擇end time，在彈出窗口中time處填入仿真時間，單位一般選擇us，同理在gride size中time period輸入周期，單擊ok按鈕，設(shè)置結(jié)束。輸入工程“文件名”的信號節(jié)點(diǎn)。選擇view菜單中的utility windows項(xiàng)的node finder，在對話框filter項(xiàng)中選擇pins：all，然后單擊list按鈕，于是在下方的nodes found窗口中出現(xiàn)設(shè)計(jì)中的hdb3工程的所有端口的引腳

46、名。用鼠標(biāo)將輸入節(jié)點(diǎn)拖到波形編輯窗口，如圖所示：圖2-9 信號節(jié)點(diǎn)圖單擊ok則進(jìn)入波形編輯器輸入信號端口，如圖所示：圖2-10 波形編輯器輸入信號窗口設(shè)計(jì)輸入信號波形輸入信號波形如圖所示：圖2-11 輸入波形輸出波形仿真選擇file中的save as項(xiàng)，將波形文件以默認(rèn)名hdb3.vwf存盤，接著點(diǎn)擊processing/start simulation，直到出現(xiàn)simulation was successful，仿真結(jié)束。仿真波形如圖所示：圖2-12 輸出波形仿真波形輸出后在quartus軟件環(huán)境中的工作基本結(jié)束，接下來就是對仿真圖形進(jìn)行分析，驗(yàn)證是否與理論上的輸出波形一致。3.編碼技術(shù)3.

47、1 通信系統(tǒng)編碼技術(shù)源于對通信系統(tǒng)的研究，又服務(wù)于通信系統(tǒng)。通信系統(tǒng)模型如下。圖3-1 通信系統(tǒng)的基本模型這個通信系統(tǒng)實(shí)際包含了信息的傳輸與存儲兩大功能。從信源發(fā)出消息，經(jīng)過編碼器將消息變換成適合于傳輸或存儲的信號形式，可靠而有效的送入信道。譯碼器接收信道輸出的信號并將信號反變換成原來的消息送到稱為信宿的信號接收器。3.2 編碼在有線、無線電通信產(chǎn)生的同時，編碼技術(shù)隨之產(chǎn)生，早期的編碼有莫爾斯(morse)碼和波多(bodo)碼等，它們把文字通過點(diǎn)、劃、空等信號給以表達(dá)，這些雖很原始，但它們實(shí)現(xiàn)了從文字到通信信號的轉(zhuǎn)變。在通信過程中，信息一般都不能直接傳送，而是要通過一定形式的電磁信號來傳送，

48、由消息變成信號的運(yùn)算稱為編碼。編碼實(shí)質(zhì)上是對信源的原始符號按一定的數(shù)學(xué)規(guī)則進(jìn)行的一種變換。編碼分為信源編碼和信道編碼。3.2.1 信源編碼 信源編碼是針對信源統(tǒng)計(jì)特性進(jìn)行編碼，主要任務(wù)就是減少冗余度，提高編碼效率。由于信源符號之間存在分布不均勻和相關(guān)性，使得信源存在冗余度，信源編碼的基本途徑有兩個:一是使序列中的各個符號盡可能的互相獨(dú)立，即解除相關(guān)性；二是使編碼中各個符號出現(xiàn)的概率盡可能相等，即概率均勻化。3.2.2 信道編碼信道編碼主要是針對信道統(tǒng)計(jì)特性進(jìn)行編碼，主要目的是提高信息傳輸?shù)目煽啃?。由于?shí)際信道存在噪聲和干擾，使得經(jīng)信道傳輸后與所接收的碼字之間存在差異，稱為差錯。通常，信道噪聲和

49、干擾越大，碼字產(chǎn)生差錯的概率也就越大。信道編碼的任務(wù)就是通過在選擇發(fā)射的數(shù)據(jù)中引入冗余，防止數(shù)據(jù)出現(xiàn)差錯7。3.3 選擇碼型和常用碼型 3.3.1 選擇碼型的考慮 發(fā)送信號設(shè)計(jì)中主要的問題是確定信號的線路編碼類型，基本考慮以下幾點(diǎn):（1）對直流或低頻受限信道，線路編碼應(yīng)不含直流分量； （2）碼型變換應(yīng)保證透明傳輸，唯一可譯，同時可使兩端用戶方便發(fā)送并正確接收原編碼序列，而無覺察中間環(huán)節(jié)的形式轉(zhuǎn)換，即碼型選擇僅是傳輸?shù)闹虚g過程；（3）便于從接收碼流中提取定時信號；（4）所選碼型以及形成波形，應(yīng)有較大能量，以提高自身抗噪聲及干擾的能力；（5）碼型具有一定檢錯能力，能減少誤碼擴(kuò)散；（6）功率譜主瓣窄

50、，且滾降衰減速度快，以節(jié)省傳輸帶寬，減少碼間干擾2。 3.3.2 常用碼型及其特點(diǎn) 基帶信號在信道中傳輸，需編成適合于傳輸用的碼型,作為傳輸用的基帶信號歸納起來有如下幾點(diǎn)主要要求：將原始信息符號編制成適合于傳輸用的碼型；對所選碼型的電波形，需適宜于在信道中傳輸?？蛇M(jìn)行基帶傳輸?shù)拇a型較多，這里主要介紹幾種常用的碼型。(1) 交替?zhèn)魈枠O性碼(ami)ami碼全稱是傳號交替反轉(zhuǎn)碼，又稱雙極性方式碼，屬于單極性碼的變型，編碼規(guī)則是：消息碼的1交替的變換為+1和-1，0保持不變。優(yōu)點(diǎn):無直流，零頻附近的低頻分量少；有一定檢錯能力，當(dāng)發(fā)生1位誤碼時，可按ami規(guī)則發(fā)現(xiàn)錯誤，以arq糾錯；接收后只要全波整流

51、，則變?yōu)閱螛O性碼，如果它是ami-rz型，可直接提取同步。缺點(diǎn):碼流中當(dāng)連 0過多時，同步不易提取。舉例如下：消息代碼：0 1 11 0 0 1 0 ami碼 ：0 +1 1 +1 0 0 -1 0 或 0 -1 +1 1 0 0 +1 0 上例用波形表示如圖3-2所示,（a）為單極性非歸零碼，(b)和(c)為ami碼。(2) 雙相碼 (曼徹斯特碼一manchester)它用一個周期的正負(fù)對稱方波表示“0”，而用其反向波形表示“1”。其編碼關(guān)系如表3-1所示。數(shù)字雙相碼的波形舉例如圖3-3所示，(a)為單極性非歸零碼，圖（b）,（c）所示為數(shù)字雙相碼。表3-1 數(shù)字雙相碼的編碼關(guān)系代碼01雙相

52、碼0110(3) 傳號反轉(zhuǎn)碼(cmi)cmi碼稱為傳號反轉(zhuǎn)碼，是一種二電平碼。其編碼規(guī)則是：“1”碼交替地用“11”和“00”表示；“0”碼用“01”表示。編碼舉例如表3-2所示。表3-2 cmi編碼舉例代碼1101001cmi碼11000111010100cmi碼在光纖傳輸中作為線路傳輸碼。波形舉例如圖3-4所示，(a)單極性非歸零碼(b)(c)為cmi碼。圖3-2 ami碼波形示意圖 圖3-3 雙相碼波形示意圖 圖3-4 cmi碼波形示意圖(4) 三階高密度雙極性碼(hdb3)這種碼型在數(shù)字通信中用得很多，是本次設(shè)計(jì)將要介紹的重點(diǎn)，在下節(jié)主要介紹。3.4 hdb3碼簡介hdb3碼(三階高密

53、度雙極性碼,three step high density bipolar codes)是ami碼的改進(jìn)型，hdb3中“3階”的含義是，限制連0數(shù)不超過3位。為減少連0數(shù)，有的做法采取“擾碼”，按一定規(guī)則將多個連0分散，盡量使碼序列隨機(jī)化。有效的辦法是采用hdb_(n=1, 2, 3)，一般多使用n=3，它克服了ami碼長連0串現(xiàn)象，并具有以下特點(diǎn): 基帶信號無直流成分，且只有很少的低頻成分；連0串符號最多只有3個，利于定時信息的提??；不受信源統(tǒng)計(jì)特性的影響。3.4.1 hdb3碼編碼規(guī)則首先將消息代碼變換成ami碼；然后檢查ami碼中的連0情況，當(dāng)無4個或4個以上的連0串時，則保持ami的形

54、式不變；若出現(xiàn)4個或4個以上連0串時，則將1后的第4個0變?yōu)榕c前一非0符號（+1或-1）同極性的符號，用v表示（+1記為+v，-1記為-v）；最后檢查相鄰v符號間的非0符號的個數(shù)是否為偶數(shù)，若為偶數(shù)，則再將當(dāng)前的v符號的前一非0符號后的第1個0變?yōu)?b或-b符號，且b的極性與前一非0符號的極性相反，并使后面的非0符號從v符號開始再交替變化1。舉例如表3-3所示。表3-3 hdb3碼的編碼舉例代碼110011001111000000000011110000000011hdb3碼1+100-100+1-1000000-100+1-1+10000+1-1v,b-v+b+v表3-3的hdb3編碼舉例用

55、波形表示如圖3-5所示。圖中，(a)表示單極性非歸零碼，(b)和(c)表示hdb3碼。圖3-5 hdb3編碼舉例用波形4.基帶信號的編碼建模與設(shè)計(jì)4.1 hdb3編碼器的vhdl建模與程序設(shè)計(jì)（1）4.1.1 hdb3的vhdl建模思想從編碼規(guī)則來分析，這個設(shè)計(jì)的難點(diǎn)之一是：如何判決是否應(yīng)該插“b”， 因?yàn)檫@涉及到由現(xiàn)在事件的狀態(tài)決定過去事件狀態(tài)的問題。按照實(shí)時信號處理的理論，這是沒有辦法實(shí)現(xiàn)的。但是在實(shí)際的電路中，可以考慮用寄存器的方法，首先把信碼寄存在寄存器里，同時設(shè)置一個計(jì)數(shù)器計(jì)數(shù)兩個“v”之間”1”的個數(shù)，經(jīng)過4個碼元時間后，由一個判偶電路來給寄存器發(fā)送是否插”b”的判決符號，從而實(shí)現(xiàn)

56、插“b”功能。不過，信號處理的順序不能像編碼規(guī)則那樣：首先把代碼串變換成為ami碼完成插“v”及插“b”工作之后，其后的“+1”“-1”的極性還要依據(jù)編碼規(guī)則進(jìn)行變換，這樣做需要大量的寄存器，同時電路結(jié)構(gòu)也變得復(fù)雜。若是把信號處理的順序變換一下：首先完成插“v”工作，接著執(zhí)行插“b”功能，最后實(shí)現(xiàn)單極性變雙極性的信號輸出。這樣做的好處是：輸入進(jìn)來的信號和插“v”、插“b”功能電路中處理的信號都是單極性信號，且需要的寄存器數(shù)目要少的很多1。另外一個難點(diǎn)是：如何準(zhǔn)確識別電路中的“1”、“v”和“b”。因?yàn)椤皏”和“b”符號是人為標(biāo)識的符號，但在電路中最終的表現(xiàn)形式還是邏輯電平“1”。解決的方法是利用了雙相碼，將其用二進(jìn)制代碼分別表示。雙相碼的編碼規(guī)則：它是對每個二進(jìn)制代碼分別利用具有兩個不同相位的二進(jìn)制代碼去取代。例如：代 碼: 1 1 0 0 1 0雙相碼: 10 10 01