最新第一單元園林昆蟲基礎(chǔ)知識課件 POWERPOINT PRESENTATION

1、4.1.1 組合電路的特點組合電路的特點= f0（i0、i1, in - - 1）= f1（i0、i1, in - - 1）= f1（i0、i1, in - - 1）)( )(nntifty 一一、 邏輯功能特點邏輯功能特點 電路在任何時刻的輸出狀態(tài)只取決于該時刻的輸入電路在任何時刻的輸出狀態(tài)只取決于該時刻的輸入 狀態(tài)，而與原來的狀態(tài)無關(guān)。狀態(tài)，而與原來的狀態(tài)無關(guān)。二二、 電路結(jié)構(gòu)特點電路結(jié)構(gòu)特點(1) 輸出、輸入之間輸出、輸入之間沒有反饋延遲沒有反饋延遲電路電路(2) 不包含記憶性元件不包含記憶性元件( (觸發(fā)器觸發(fā)器) )，僅由，僅由門電路門電路構(gòu)成構(gòu)成i0i1in-1y0y1ym-1組合

2、邏輯組合邏輯電路電路三、組合電路邏輯功能表示方法三、組合電路邏輯功能表示方法真值表，卡諾圖，邏輯表達式，波形圖真值表，卡諾圖，邏輯表達式，波形圖, 邏輯電路邏輯電路四、組合電路分類四、組合電路分類1. 按邏輯功能不同：按邏輯功能不同：加法器加法器 比較器比較器 編碼器編碼器 譯碼器譯碼器 數(shù)據(jù)選擇器和分配器數(shù)據(jù)選擇器和分配器 只讀存儲器只讀存儲器2. 按開關(guān)元件不同：按開關(guān)元件不同：cmos ttl3. 按集成度不同：按集成度不同：ssi msi lsi vlsi4. 1. 2 組合邏輯電路的分析組合邏輯電路的分析一、一、分析步驟分析步驟邏輯圖邏輯圖邏輯表達式邏輯表達式化簡化簡真值表真值表說明

3、功能說明功能確定確定分析下圖的邏輯功能分析下圖的邏輯功能y = y2 y3= a ab b ab.a b.a b.a. .a bby1.ab&yy3y2.二、二、 設(shè)計舉例設(shè)計舉例反演律反演律反演律反演律aby001 100111001=a b.a b.y = ab ab .ab.baya b = ab +ab=a b =1aby邏輯符號邏輯符號=a baby001 100100111分析圖中所示電路的邏輯功能分析圖中所示電路的邏輯功能cabcbabcaabcy cbaabc cbaabc 真值表真值表a b cy0 0 00 0 10 1 00 1 1a b cy1 0 01 0 1

4、1 1 01 1 111000000判斷輸入信號極性是否相同的電路判斷輸入信號極性是否相同的電路yabc&1(1) 由邏輯要求，列出真值表由邏輯要求，列出真值表 (2) 由由真值表真值表寫出邏輯表達式寫出邏輯表達式 (3)化化簡和變換邏輯表達式簡和變換邏輯表達式 (4) 畫出邏輯圖畫出邏輯圖、4. 1. 3 組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計pld（1）設(shè)定變量：）設(shè)定變量：二、二、 設(shè)計舉例設(shè)計舉例 設(shè)計一個三人多數(shù)表決電路，每人有一個電鍵設(shè)計一個三人多數(shù)表決電路，每人有一個電鍵,如果贊成如果贊成,就按電鍵就按電鍵,表示表示1,如果不贊成如果不贊成,不按電鍵不按電鍵,表示表示0,表

5、決結(jié)果用指示燈來表決結(jié)果用指示燈來表示表示,如果多數(shù)贊成如果多數(shù)贊成,則指示燈亮則指示燈亮,否則否則,指示燈不亮。指示燈不亮。輸入輸入 a、b、c ， 輸出輸出 y（2）狀態(tài)賦值：）狀態(tài)賦值：a、b、c = 0 表示表示不贊成不贊成y = 0 表示表示指示燈不亮指示燈不亮1. 真值真值表表a、b、c = 1 表示表示贊成贊成y = 1 表示表示指示燈亮指示燈亮abcy0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111abccabcbabcay 最簡與或式最簡與或式最簡與非最簡與非-與非式與非式abacbcy abacbc cabcbabc abac

6、bc 3. 畫邏輯圖畫邏輯圖 用與門和或門實現(xiàn)用與門和或門實現(xiàn)abacbcy abyc&abbc1&ac 用與非門實現(xiàn)用與非門實現(xiàn) abacbcy & 例例2. 2. 設(shè)計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電設(shè)計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個亮，否則視路。正常情況下，紅、黃、綠燈只有一個亮，否則視為故障狀態(tài)，發(fā)出報警信號，提醒有關(guān)人員修理為故障狀態(tài)，發(fā)出報警信號，提醒有關(guān)人員修理。1.真值表真值表輸入變量：輸入變量：1 - 亮亮0 - 滅滅輸出變量：輸出變量：r（紅紅）y（黃黃）g（綠綠）z（有無故障有無故障）1 - 有有0 - 無

7、無列真值表列真值表r y gz0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1100101112. 卡諾圖化簡卡諾圖化簡ryg0100 01 11 1011111ygrgrygyrz ygrgrygyrz 3. 畫邏輯圖畫邏輯圖&1&111rgyz4.2 4.2 常用組合邏輯電路常用組合邏輯電路半加器半加器 全加器全加器 加法器加法器(多位多位)一、一、 半加器半加器兩個兩個 1 位二進制數(shù)相加不考慮低位進位。位二進制數(shù)相加不考慮低位進位。iiba iics 0 00 11 01 10 01 01 00 1iiiiibabas iiibac 真真

8、值值表表函數(shù)式函數(shù)式ba ai+bi = si (和和) ci (進位進位)邏邏輯輯圖圖曾曾用用符符號號國國標(biāo)標(biāo)符符號號半加器半加器（half adder）si&aibi=1cicosiaibicihasiaibiciiiiiibabas iiibac 函函數(shù)數(shù)式式ba 二二、 全加器全加器（full adder）兩個兩個 1 位二進制數(shù)相加，考慮低位進位。位二進制數(shù)相加，考慮低位進位。 ai + bi + ci -1 ( 低位進位低位進位 ) = si ( 和和 ) ci ( 向高位進位向高位進位 )1 0 1 1 - a 1 1 1 0- b+- 低位進位低位進位100101111

9、真真值值表表1-1-1-1- iiiiiiiiiiiiicbacbacbacbas 1111- - - - - iiiiiiiiiiiiicbacbacbacbac標(biāo)準(zhǔn)標(biāo)準(zhǔn)與或式與或式a b ci-10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1sicia b ci-1sici0 01 01 00 11 00 10 11 1- s高位進位高位進位0卡諾圖卡諾圖全加器全加器abc0100 01 11 101111siabc0100 01 11 101111ci圈圈 “ 0 ”1111 - - - - - iiiiiiiiiiiiicbacbacbacbas11-

10、 - - iiiiiiicbcabac1-1-1-1- iiiiiiiiiiiiicbacbacbacbas 11- - - iiiiiiicbcabac最簡與或式最簡與或式圈圈 “ 1 ”邏輯圖邏輯圖(a) 用用與門與門、或門或門和和非門非門實現(xiàn)實現(xiàn)曾用符號曾用符號國標(biāo)符號國標(biāo)符號cocisiaibici-1cifasiaibici-1ci&1111aisicibici-11(b) 用用與或非門與或非門和和非門非門實現(xiàn)實現(xiàn)1111 - - - - - iiiiiiiiiiiiicbacbacbacbas11- - - iiiiiiicbcabac&1&1111cisi

11、aibici-1(c) 用用異或門異或門實現(xiàn)實現(xiàn)1 -1 -1 -1 - iiiiiiiiiiiiicbacbacbacbas1 -1 -) ()(iiiiiiiiiicbabacbaba1 -1 -)()(iiiiiicbacba1 - iiicba11-iiiiiiicbcabac三、加法器三、加法器實現(xiàn)多位二進制數(shù)相加的電路實現(xiàn)多位二進制數(shù)相加的電路1. 4 位串行進位加法器位串行進位加法器特點：特點：電路簡單，連接方便電路簡單，連接方便速度慢速度慢 01230123bbbbbaaaaa c0s0b0a0c0-1cos scic1s1b1a1cos scic2s2b2a2cos scic

12、3s3b3a3cos sci1 0 1 1+1 1 1 02. 超前進位加法器超前進位加法器 作加法運算時，總進位信號由輸入二進制數(shù)直接作加法運算時，總進位信號由輸入二進制數(shù)直接產(chǎn)生。產(chǎn)生。1000000)(- - cbabac011111)(cbabac 1000001111)()(- - cbabababa特點特點優(yōu)點：速度快優(yōu)點：速度快缺點：電路比較復(fù)雜缺點：電路比較復(fù)雜1 )(- - iiiiiicbabac邏輯結(jié)構(gòu)示意圖邏輯結(jié)構(gòu)示意圖集成芯片集成芯片cmos：cc4008ttl：74283 74ls283超前進位電路超前進位電路 s3 s2 s1 s0c3a3b3a2b2a1b1a0

13、b0c0-1cicicici4. 2 .2 編碼器編碼器編碼：編碼： 用文字、符號或者數(shù)字表示特定對象的過程用文字、符號或者數(shù)字表示特定對象的過程（用二進制代碼表示不同事物）（用二進制代碼表示不同事物）二進制編碼器二進制編碼器二二十進制編碼器十進制編碼器分類：分類：普通編碼器普通編碼器優(yōu)先編碼器優(yōu)先編碼器或或y1i1y2ymi2in二二進進制制代代碼碼信信息息輸輸入入編編 碼碼 器器 框框 圖圖一、普通編碼器一、普通編碼器用用 n 位二進制代碼對位二進制代碼對 n = 2n 個信號進行編碼的電路個信號進行編碼的電路3 位二進制編碼器位二進制編碼器(8 線線- 3 線線)編碼表編碼表輸輸入入輸輸

14、出出 i0 i7 是一組互相排斥的輸入變是一組互相排斥的輸入變量，任何時刻只能有一個端輸入有效量，任何時刻只能有一個端輸入有效信號。信號。輸輸 入入輸輸 出出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1y2 y1 y0i0i1i2i3i4i5i6i73 位位二進制二進制編碼器編碼器i0i1i6i7y2y1y0i2i4i5i31.1.二進制編碼器二進制編碼器編碼表編碼表輸輸 入入輸輸 出出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1y2 y1 y0i0i1i2i3i4i5i6i7函函數(shù)數(shù)式式y(tǒng)2 = i4 + i5 + i6

15、 + i7y1 = i2 + i3+ i6 + i7y0 = i1 + i3+ i5 + i7邏輯圖邏輯圖 用用或門或門實現(xiàn)實現(xiàn)y0 y1 y2111i7 i6 i5 i4 i3i2 i1i0 函數(shù)式函數(shù)式 用用實現(xiàn)實現(xiàn)76542iiiiy 76321iiiiy 75310iiiiy 7654iiii 7632iiii 7531iiii &y0 y1 y24567iiii23ii01ii邏輯圖邏輯圖用用 4 位二進制代碼對位二進制代碼對 0 9 十個信號進行編碼的電路十個信號進行編碼的電路其它常用其它常用二二-十進制編碼十進制編碼余余 3 碼碼 2421 碼碼 5211 碼碼 余余 3

16、 循環(huán)碼循環(huán)碼 循環(huán)碼循環(huán)碼2.2.二二- -十進制編碼器十進制編碼器二二-十進制十進制編碼器編碼器i0i2i4i6i8i1i3i5i7i9y0y1y2y3四位二進制代碼四位二進制代碼可以表示可以表示十六種十六種不同的狀態(tài)，其中不同的狀態(tài)，其中任何十種狀態(tài)都可以表示任何十種狀態(tài)都可以表示09十個數(shù)碼，最常用的十個數(shù)碼，最常用的是是8421碼碼。000111010000111100011011000000001118421 bcd 編碼器編碼器76542iiiiy76321iiiiy975310iiiiiy983iiyy3 = i8+i910000000011101101001& 1 1

17、 1 1 1 1 i1 i2 i3 i4 i5 i6 i7 i8 i9二、優(yōu)先編碼器二、優(yōu)先編碼器優(yōu)先順序：優(yōu)先順序：i7 i0編碼表編碼表輸輸 入入輸輸 出出 i7 i6 i5 i4 i3 i2 i1 i0 y2 y1 y0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1函數(shù)式函數(shù)式1. 3 位二進制優(yōu)先編碼器位二進制優(yōu)先編碼器456745675676745675676772iiiiiiiiiiiiiiiiiiiiiiiy245345671 ii

18、iiiiiiy12463465670 iiiiiiiiiiy輸入輸入輸出輸出為原為原變量變量邏邏輯輯圖圖輸入輸入輸出輸出為反為反變量變量y2y1y0111&1111111111117i6i5i4i3i2i1i0i1112y1y0yi7i6i5i4i3i2i1i0編碼表編碼表輸入輸入輸出輸出 i7 i6 i5 i4 i3 i2 i1 i0 y2 y1 y0 0 0 0 0 1 0 0 0 1 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 0 1 1

19、 12.集成優(yōu)先編碼器集成優(yōu)先編碼器74ls148 (二進制二進制)輸出使能端輸出使能端74ls148 ：0i7i7i0i8個信號個信號輸入端輸入端 優(yōu)先順序優(yōu)先順序 3個二進制碼個二進制碼輸出端輸出端輸入輸入低電平有效低電平有效輸入輸入使能端使能端st2y1y0y低電平有效低電平有效優(yōu)先編碼工作狀態(tài)標(biāo)志端優(yōu)先編碼工作狀態(tài)標(biāo)志端syesy輸輸 入入 輸輸 出出 1 1 st0i2i3i4i5i6i7i 1i 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 0 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 1 0 0 1 1 1 1

20、1 1 0 0 1 1 1 1 1 1 1優(yōu)先編碼器優(yōu)先編碼器74ls14874ls148功能表功能表 2y1y0yesysy 1 1 1 1 0 0 0 0 0 1 0 0 1 0 1 0 1 0 0 10 1 1 0 1 1 0 0 0 1 1 0 1 0 11 1 0 0 11 1 1 0 1&111111y0y1y2111111111ysyesi0i1i2i3i5i6i7i4stvccgndys1234567816151413121110974148i4i5i6i7sty1y2yesi3i2i1i0y0優(yōu)先編碼器優(yōu)先編碼器74ls14874ls148電路及引腳電路及引腳 01

21、1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 1 1 1 1 工作工作 禁止禁止10 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 1 1 1 1 1工作工作 禁止禁止10 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 10 0 1 0 1 1 1 1工作工作 禁止禁止10 0 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1工作工作 禁止禁止10 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 11 1 1 1 0 0 0 0禁

22、止禁止 工作工作01 0 0 02. 二二-十進制優(yōu)先編碼器十進制優(yōu)先編碼器( )gnd 1287654yyiiiii091233cc nyiiiiyu16 15 14 13 12 11 10 91 2 3 4 5 6 7 84.2.3 4.2.3 譯碼器譯碼器一、二進制譯碼器一、二進制譯碼器二、二二、二-十進制譯碼器十進制譯碼器三、顯示譯碼器三、顯示譯碼器4.2.3 譯碼器譯碼器編碼的逆過程，將二進制代碼翻譯為原來的含義編碼的逆過程，將二進制代碼翻譯為原來的含義一、二進制譯碼器一、二進制譯碼器 輸入輸入 n 位二位二進制代碼進制代碼如：如： 2 線線 4 線譯碼器線譯碼器 3 線線 8 線譯

23、碼器線譯碼器4 線線 16 線譯碼器線譯碼器a0y0a1an-1y1ym-1二進制二進制譯碼器譯碼器輸出輸出 m 個個信號信號 m = 2n1. 3位二進制譯碼器位二進制譯碼器 ( 3 線線 8 線線)真值表真值表函數(shù)式函數(shù)式0127aaay 0120aaay 0121aaay 0122aaay 0123aaay 0124aaay 0125aaay 0126aaay a0y0a1a2y1y73 位位二進制二進制譯碼器譯碼器012 aaa01234567 yyyyyyyy0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0

24、 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 13 線線 - 8 線譯碼器邏輯圖線譯碼器邏輯圖000 輸出低電平有效輸出低電平有效工作原理：工作原理：11111101&y7&y6&y5&y4&y3&y2&y1&y0a2a2a1a1a0a0111111a2a1a000111110111010101111110111110111110011111011101111111101

25、101101111111101111111&111111&1a0a1a2s2s3y0y1y2y3y4y5y6y7s12. 集成集成 3 線線 8 線譯碼器線譯碼器 - 74ls13874ls138的真值表的真值表 1s2s3s2a1a0a 0y1y2y3y4y5y6y7y 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1

26、 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 輸輸 入入輸輸 出出引腳排列圖引腳排列圖功能示意圖功能示意圖321 sss、輸入選通控制端輸入選通控制端1s 0321 ss或或芯片芯片禁止禁止工作工作0 1321 sss且且芯片芯片正常正常工作工作vcc 地地1324567816 15 14 13 12 11 10974ls138y0 y1 y2 y3 y4 y5 y6 a0 a1 a2 s3 s2

27、 s1 y7 74ls138y0 y1 y2 y3 y4 y5 y6 a0 a1 a2 s3 s2 s1 y0 y1 y2 y3 y4 y5 y6 y7 a0 a1 a2 stb stc sta y7 3. 二進制譯碼器的級聯(lián)二進制譯碼器的級聯(lián) 兩片兩片3 線線 8 線線4 線線-16 線線y0y7y8y1574ls138y0 y1 y2 y3 y4 y5 y6 a0 a1 a2 stb stc sta 高位高位y7 a0 a1 a2 a3 74ls138y0 y1 y2 y3 y4 y5 y6 a0 a1 a2 stb stc sta 低位低位y7 10工作工作禁止禁止有輸出有輸出無輸出無輸

28、出 1禁止禁止工作工作無輸出無輸出有輸出有輸出0 78 15三片三片 3 線線- 8 線線5 線線 - 24 線線34 aa（1）（）（2）（）（3）輸輸 出出工工 禁禁 禁禁70 yy禁禁 工工 禁禁158 yy禁禁 禁禁 工工2316 yy0 00 11 01 1禁禁 禁禁 禁禁全為全為 174ls138 (1)y0 y1 y2 y3 y4 y5 y6 a0 a1 a2 stb stc sta y0y7 y774ls138 (3)y0 y1 y2 y3 y4 y5 y6 a0 a1 a2 stb stc sta y16y7 y2374ls138 (2)y0 y1 y2 y3 y4 y5 y

29、6 a0 a1 a2 stb stc sta y8y7 y15a0a1a2a3a414. 用二進制譯碼器實現(xiàn)組合邏輯函數(shù)用二進制譯碼器實現(xiàn)組合邏輯函數(shù)1. 基本原理：基本原理：二進制譯碼器又叫變量譯碼器或最小項二進制譯碼器又叫變量譯碼器或最小項譯碼器譯碼器,它的它的輸出端提供了其輸入變量的輸出端提供了其輸入變量的全部最小項全部最小項。0127aaay 0120aaay 0121aaay 0, 1321 sss0m 1m 7m 任何一個函數(shù)都可以任何一個函數(shù)都可以寫成最小項之和的形式寫成最小項之和的形式74ls138y0 y1 y2 y3 y4 y5 y6 a0 a1 a2 s3 s2 s1 y

30、0 y1 y2 y3 y4 y5 y6 y7 a0 a1 a2 stb stc sta y7 2. 基本步驟基本步驟(1) 選擇集成二進制譯碼器選擇集成二進制譯碼器(2) 寫函數(shù)的標(biāo)準(zhǔn)與非寫函數(shù)的標(biāo)準(zhǔn)與非-與非式與非式(3) 確認(rèn)變量和輸入關(guān)系確認(rèn)變量和輸入關(guān)系例例1用集成譯碼器實現(xiàn)函數(shù)用集成譯碼器實現(xiàn)函數(shù)acbcabz 3(1) 三個輸入變量，三個輸入變量，選選 3 線線 8 線譯碼器線譯碼器 74ls138(2) 函數(shù)的標(biāo)準(zhǔn)與非函數(shù)的標(biāo)準(zhǔn)與非-與非式與非式cbabcacababcz 37653mmmm 7653mmmm (4) 畫連線圖畫連線圖(4) 畫連線圖畫連線圖(3) 確認(rèn)變量和輸入

31、關(guān)系確認(rèn)變量和輸入關(guān)系cabaaa 012 令令76533yyyyz cbabcacababcz 37653mmmm 則則74ls138y0 y1 y2 y3 y4 y5 y6 y7 a0 a1 a2 stb stc sta &z3abc1在輸出端需增加一個與非門在輸出端需增加一個與非門例例2試用集成譯碼器設(shè)計一個全加器。試用集成譯碼器設(shè)計一個全加器。(1) 選擇譯碼器：選擇譯碼器：cocisiaibici-1ci選選 3 線線 8 線譯碼器線譯碼器 74ls138(2) 寫出函數(shù)的標(biāo)準(zhǔn)寫出函數(shù)的標(biāo)準(zhǔn)與非與非- -與非與非式式1-1-1-1- iiiiiiiiiiiiicbacbacb

32、acbas 7421mmmm 7421mmmm 11- - - iiiiiiicbcabac1111- - - - - iiiiiiiiiiiicbacbacbacba7653mmmm 7653mmmm 74ls138y0 y1 y2 y3 y4 y5 y6 y7 a0 a1 a2 stb stc sta 17421mmmmsi 7653mmmmci (3) 確認(rèn)表達式確認(rèn)表達式1012 - - iiicabaaaaibici-17421yyyysi 7653yyyyci (4) 畫連線圖畫連線圖&ci&si功能特點：功能特點： 輸出端提供全部最小項輸出端提供全部最小項電路特點

33、：電路特點： 與門與門( (原變量輸出原變量輸出) )與非門與非門( (反變量輸出反變量輸出) )4. 二進制譯碼器的主要特點二進制譯碼器的主要特點二、二二、二-十進制譯碼器十進制譯碼器將將 bcd 碼翻譯成對應(yīng)的碼翻譯成對應(yīng)的十個十個輸出信號輸出信號集成集成 4 線線 10 線線譯碼器：譯碼器： 7442 74ls42半導(dǎo)體顯示半導(dǎo)體顯示(led)液晶顯示液晶顯示(lcd)共陽極共陽極每字段是一只每字段是一只發(fā)光二極管發(fā)光二極管三、顯示譯碼器三、顯示譯碼器數(shù)碼顯示器數(shù)碼顯示器aebcfgdabcdefgr+ 5 vyaa3a2a1a0+vcc+vcc顯示顯示譯碼器譯碼器共陽共陽ybycydy

34、eyfyg00000000001000100101001111001001000110100010101100000110100110001001000100000 低電平低電平驅(qū)動驅(qū)動011100011111000000000010010000100共陰極共陰極abcdefgr+5 vyaa3a2a1a0+vcc顯示顯示譯碼器譯碼器共陰共陰ybycydyeyfyg 高電平高電平驅(qū)動驅(qū)動000011111100001001001100001101101001101000101011001111000100111110010110011101101110111111110000111111111

35、11011aebcfgdgfedcbaa3 a2 a1 a0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9驅(qū)動共陰極數(shù)碼管的電路驅(qū)動共陰極數(shù)碼管的電路 輸出輸

36、出高電平高電平有效有效yaybycydyeyfyga3a2a1a011111111111111111111111驅(qū)動共陽極數(shù)碼管的電路驅(qū)動共陽極數(shù)碼管的電路a3a2a1a0yaybycydyeyfyg 輸出輸出低電平低電平有效有效&1&111&1（3）七段顯示譯碼器）七段顯示譯碼器74ls247 是把是把8421bcd碼譯成對應(yīng)于數(shù)碼管的七個字段信號，碼譯成對應(yīng)于數(shù)碼管的七個字段信號，驅(qū)動數(shù)碼管，顯示出相應(yīng)的十進制數(shù)碼。驅(qū)動數(shù)碼管，顯示出相應(yīng)的十進制數(shù)碼。輸入信號輸入信號 a3，a2，a1，a0輸出信號輸出信號abdefg控制端控制端 ltrbibi， vcca1a2a

37、3a0gnd1234567816151413121110974ls247gltbirbifedcbac74ls247功能表功能表 輸輸 入入 輸輸 出出 顯示顯示 ltrbibi3a2a1a0aa bcdefg 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 1 1 0 0 1 1 1 1 0 1 8 全滅全滅 滅零滅零 1 1 0 0 1 0 0 0 1 0 0 1 0 2 1 1 0 0 1 1 0 0 0 0 1 1 0 3 1 1 0

38、1 0 0 1 0 0 1 1 0 0 4 1 1 0 1 0 1 0 1 0 0 1 0 0 5 1 1 0 1 1 0 0 1 0 0 0 0 0 6 1 1 0 1 1 1 0 0 0 1 1 1 1 7 1 1 1 0 0 1 0 0 0 0 0 0 0 1 1 1 0 0 1 0 0 0 0 1 0 0 8 9 74ls247和共陽極和共陽極tlro5o1hra數(shù)碼管連接圖數(shù)碼管連接圖 +5v+5va a c cd d f fg ga a1 1a a2 2a a3 3a a0 01 12 23 34 45 56 67 71515141413131212111110109 974ls2

39、4774ls2478 8gndgnd3003007 7v vcc cc lt rbi bilt rbi bi1616b b e e4. 3. 4 數(shù)據(jù)選擇器數(shù)據(jù)選擇器能夠從能夠從多路多路數(shù)據(jù)輸入中數(shù)據(jù)輸入中選擇一路選擇一路作為輸出的電路作為輸出的電路一、一、4 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器輸輸入入數(shù)數(shù)據(jù)據(jù)輸輸出出數(shù)數(shù)據(jù)據(jù)選擇控制信號選擇控制信號a0y4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器d0d3d1d2a11. 工作原理工作原理0 0 0 1 1 0 1 1 d0d1d2d3d0 0 0d0d a1 a0 2. 真值表真值表d1 0 1d2 1 0d3 1 1y d1d2d33. 函數(shù)式函數(shù)式 013

40、012011010aadaadaadaady 一、一、4 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器3. 函數(shù)式函數(shù)式013012011010aadaadaadaady 4. 邏輯圖邏輯圖33221100 dmdmdmdm 1&11ya11a0d0d1d2d30 0 0 1 1 0 1 1 = d0= d1= d2= d3二、集成數(shù)據(jù)選擇器二、集成數(shù)據(jù)選擇器1. 8 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器74151 74ls151 74251 74ls251引引腳腳排排列列圖圖選通控制端選通控制端 svcc 地地1324567816 15 14 13 12 11 10 974ls151d4 d5 d6 d

41、7 a0 a1 a2 d3 d2 d1 d0 y y sa2 a0 地址端地址端d7 d0 數(shù)據(jù)輸入端數(shù)據(jù)輸入端數(shù)據(jù)輸出端數(shù)據(jù)輸出端、 yy 功功能能示示意意圖圖muxd7a2d0a0a1syy禁止禁止使能使能1 0 0 0 0d0 d0 d1 d1 d2 d2 d3 d3 d4 d4 d5 d5 d6 d6 d7 d7 0 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 012701210120aaadaaadaaady ，選擇器被禁止時當(dāng) 1 s），選擇器被選中（使能，選擇器被選中（使能時時當(dāng)當(dāng) 0 s1 0yy0d1d2d3d4d5d a2 a1 a0 y 1

42、0 1 0 0 0 0 d0 0 0 0 1 d1 0 0 1 0 d2 0 0 1 1 d3 0 1 0 0 d4 0 1 0 1 d5 0 1 1 0 d6 0 1 1 1 d7 6d7d74ls151的功能表的功能表 sy2. 集成數(shù)據(jù)選擇器的擴展集成數(shù)據(jù)選擇器的擴展兩片兩片 8 選選 1（74151）16 選選 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器a2 a1 a0 a3 d15 d81y1s74151 (2)d7a2d0ena0a1yy2d7 d074151 (1)d7a2d0ena0a1syy1低位低位高位高位0 禁止禁止使能使能0 70 d0 d7 d0 d7 1 使能使能禁止禁止d8 d15

43、0 d8 d15 0 四片四片 8 選選 1（74151）32 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器1/2 74ls139sa4a3a2a1a0&y74ls139 雙雙 2 線線 - 4 線譯碼器線譯碼器74151 (4)d7a2d0ena0a1s4y374151 (1)d7a2d0ena0a1d0s1y074151 (2)d7a2d0ena0a1s2y174151 (3)d7a2d0ena0a1s3y2d7d8d15d16d23d24d311 1 1 1 1 0 7禁止禁止 禁止禁止 禁止禁止 禁止禁止 0 0 01 1 1 0 禁止禁止 禁止禁止 禁止禁止 使能使能 0 1禁止禁止 禁止

44、禁止 使能使能 禁止禁止 禁止禁止 使能使能 禁止禁止 禁止禁止 使能使能 禁止禁止 禁止禁止 禁止禁止 1 01 1d0 d7 d8 d15 d16 d23 d24 d311 1 0 1 1 0 1 1 0 1 1 1 34 aa（1） （2） （3） （4）輸出信號輸出信號0 0工工 禁禁 禁禁 禁禁70 dd0 1禁禁 工工 禁禁 禁禁158 dd1 0禁禁 禁禁 工工 禁禁2316 dd1 1禁禁 禁禁 禁禁 工工3124 dd譯譯碼碼器器輸輸出出00 y01 y02 y03 y四片四片 8 選選 1（74151）32 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器真值表真值表使用使用 74ls139

45、 雙雙 2 線線 - 4 線譯碼器線譯碼器三三、用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)1. 原理：原理：選擇器輸出為標(biāo)準(zhǔn)與或式，含地址變量的選擇器輸出為標(biāo)準(zhǔn)與或式，含地址變量的全部最小項。例如全部最小項。例如 而任何組合邏輯函數(shù)都可以表示成為最小項之和而任何組合邏輯函數(shù)都可以表示成為最小項之和的形式，故可用數(shù)據(jù)選擇器實現(xiàn)。的形式，故可用數(shù)據(jù)選擇器實現(xiàn)。013012011010aadaadaadaady 01270120aaadaaady 4 選選 18 選選 12. 步驟步驟(1) 根據(jù)根據(jù) n = k - 1 確定數(shù)據(jù)選擇器的規(guī)模和型號確定數(shù)據(jù)選擇器的規(guī)模和型號(n 選擇器

46、選擇器地址碼地址碼，k 函數(shù)的函數(shù)的變量個數(shù)變量個數(shù))(2) 寫出函數(shù)的寫出函數(shù)的標(biāo)準(zhǔn)與或式標(biāo)準(zhǔn)與或式和選擇器和選擇器輸出信號表達式輸出信號表達式(3) 對照比較確定選擇器各個輸入變量的表達式對照比較確定選擇器各個輸入變量的表達式 (4) 根據(jù)采用的根據(jù)采用的數(shù)據(jù)選擇器數(shù)據(jù)選擇器和和求出的表達式求出的表達式畫出連畫出連線圖線圖3. 3. 應(yīng)用舉例應(yīng)用舉例例例 用數(shù)據(jù)選擇器實現(xiàn)函數(shù)用數(shù)據(jù)選擇器實現(xiàn)函數(shù)baf(1)可用可用 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 74ls15374ls153 是雙是雙4 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 0 0 0d00 0 10 1 00 1 1y d1d2d3g a1 a0 1

47、0(2) 標(biāo)準(zhǔn)與或式標(biāo)準(zhǔn)與或式babaf數(shù)據(jù)選擇器數(shù)據(jù)選擇器(3) 確定輸入變量和地址碼的對應(yīng)關(guān)系確定輸入變量和地址碼的對應(yīng)關(guān)系令令 a1 = a, a0 = b0110abbababaf則則 d0 = 0 d1 =d2 = 1 d3 = 0abdbadbadbady3210 fa by1/2 74ls153d3d2d1d0a1a0st(4) 畫連線圖畫連線圖013012011010aadaadaadaady1 例例 用數(shù)據(jù)選擇器實現(xiàn)函數(shù)用數(shù)據(jù)選擇器實現(xiàn)函數(shù)(2) 標(biāo)準(zhǔn)與或式標(biāo)準(zhǔn)與或式abccabcbabcaf acbcabf (1) 可用可用8 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 74ls151

48、數(shù)據(jù)選擇器數(shù)據(jù)選擇器(3) 確定輸入變量和地址碼的對應(yīng)關(guān)系確定輸入變量和地址碼的對應(yīng)關(guān)系令令 a2 = a, a1 = b, a0 = c1 .1 .1 .1 .7653mmmmf則則 d3 = d5 =d6 = d7 = 1012701210120aaadaaadaaady 771100mdmdmdy d0 = d1 =d2 = d4 =01 1 1 0 1 0 0 0 a b c 0 f(4)畫接線圖畫接線圖方法二方法二(2) 標(biāo)準(zhǔn)與或式標(biāo)準(zhǔn)與或式abccabcbabcaf (1)可用可用 4 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 74ls153數(shù)據(jù)選擇器數(shù)據(jù)選擇器(3) 確定輸入變量和地址碼的

49、對應(yīng)關(guān)系確定輸入變量和地址碼的對應(yīng)關(guān)系令令 a1 = a, a0 = b01 baabcbacbaf則則 d0 = 0 d1 =d2 = c d3 = 1方法一：公式法方法一：公式法abdbadbadbady3210 fa by1/2 74ls153d3d2d1d0a1a0st1c(4) 畫連線圖畫連線圖012701210120aaadaaadaaady (4) 畫連線圖畫連線圖(與方法一相同與方法一相同)方法二：圖形法方法二：圖形法按按 a、b 順序?qū)懗龊瘮?shù)的標(biāo)準(zhǔn)與或式順序?qū)懗龊瘮?shù)的標(biāo)準(zhǔn)與或式abccabcbabcaf 含變量含變量 c 的的 f 的卡諾圖的卡諾圖含變量含變量 di 的的 y

50、 的卡諾圖的卡諾圖ab0101a1a001010cc1d0d1d2d3令令 a1 = a, a0 = b則則 d0 = 0 d1 =d2 = c d3 = 1例例 用數(shù)據(jù)選擇器實現(xiàn)函數(shù)用數(shù)據(jù)選擇器實現(xiàn)函數(shù) mz148,9,10,12,3,4,5,6,7, 解解 (2) 函數(shù)函數(shù) z 的標(biāo)準(zhǔn)與或式的標(biāo)準(zhǔn)與或式dabcdcabdcbadcbadcba bcdadbcadcbadcbacdbaz 8 選選 1012701210120aaadaaadaaady (3) 確定輸入變量和地址碼的對應(yīng)關(guān)系確定輸入變量和地址碼的對應(yīng)關(guān)系(1) n = k-1 = 4-1 = 3若令若令a2 = a, a1=

51、b, a0= c(4) 畫連線圖畫連線圖則則d2=d3 =d4 =1d0= 0用用 8 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 74ls151za b c1dd1d1=ddmdmdmmmmdmz 7654321 11100 mdddd 765y 74ls151d7d6d5d4d3d2d1d0a2a1a0s方法一：公式法方法一：公式法則則方法二：圖形法方法二：圖形法 mz148,9,10,12,3,4,5,6,7,abcd0001111000 01 11 100011111001111100dmdmdmmmmdmmz 76543210 111000 m, 1432 ddddm 112 mdm 613 m

52、dm 7dm 514 m, , 010ddd dddd 765令令 a2 = a a1= b a0= c4. 3. 5 數(shù)據(jù)分配器數(shù)據(jù)分配器將將 1 路路輸入數(shù)據(jù)，根據(jù)需要分別傳送到輸入數(shù)據(jù)，根據(jù)需要分別傳送到 m 個個輸出端輸出端一、一、1 路路-4 路數(shù)據(jù)分配器路數(shù)據(jù)分配器數(shù)據(jù)數(shù)據(jù)輸入輸入數(shù)據(jù)輸出數(shù)據(jù)輸出選擇控制選擇控制0 00 11 01 11a0a3210 yyyyd 0 0 00 d 0 00 0 d 00 0 0 d01aad 01aad 01aad 01aad &y0&y1&y2&y31a11a1dda01 路路-4 路路數(shù)據(jù)分配器數(shù)據(jù)分配器y0y

53、3y1y2a1真真值值表表函函數(shù)數(shù)式式邏輯圖邏輯圖二、集成數(shù)據(jù)分配器二、集成數(shù)據(jù)分配器用用 3 線線-8 線譯碼器線譯碼器可實現(xiàn)可實現(xiàn) 1 路路-8 路路數(shù)據(jù)分配器數(shù)據(jù)分配器數(shù)據(jù)輸出數(shù)據(jù)輸出 s1 數(shù)據(jù)輸入（數(shù)據(jù)輸入（d） 32使使能能控控制制端端、 ss）數(shù)數(shù)據(jù)據(jù)輸輸出出（ 70dyy地址碼地址碼 數(shù)據(jù)輸入數(shù)據(jù)輸入( (任選一路任選一路) )。實實現(xiàn)現(xiàn)數(shù)數(shù)據(jù)據(jù)分分配配器器的的功功能能時時 , 032 sss3 數(shù)據(jù)輸入（數(shù)據(jù)輸入（d）數(shù)數(shù)據(jù)據(jù)輸輸出出（ 70dyy 21使使能能控控制制端端、 ss。實實現(xiàn)現(xiàn)數(shù)數(shù)據(jù)據(jù)分分配配器器的的功功能能時時 , 0 , 121 ss74ls138y0 y1

54、 y2 y3 y4 y5 y6 a0 a1 a2 s3 s2 s1 y0 y1 y2 y3 y4 y5 y6 y7 a0 a1 a2 stb stc sta y7 4. 3. 6 數(shù)值比較器數(shù)值比較器一、一、1 位數(shù)值比較器位數(shù)值比較器0 00 11 01 10 1 00 0 11 0 00 1 0真真值值表表函數(shù)式函數(shù)式邏輯圖邏輯圖 用用與非門與非門和和非門非門實現(xiàn)實現(xiàn)ai bi li gi mili( a b )gi( a = b )mi( a bl = 1a = bm = 1a 1 00= 1 00= 1 00=1 00=0 10 0 01= 0 01= 0 01= 1 00= 1 00

55、= 1 00=1 00=0 10 0 01= 0 01= 0 01= = a0b0 = 級級 聯(lián)聯(lián) 輸輸 入入ab 100 輸輸 出出fa b111110000 4 位集成數(shù)值比較器的真值表位集成數(shù)值比較器的真值表級聯(lián)輸入：級聯(lián)輸入：供擴展使用，一般接低位芯片的比較輸出，即供擴展使用，一般接低位芯片的比較輸出，即 接低位芯片的接低位芯片的 fa b 。擴展：擴展：級級聯(lián)聯(lián)輸輸入入 集成數(shù)值比較器集成數(shù)值比較器 74ls85 (ttl) 兩片兩片 4 位位數(shù)值比較器數(shù)值比較器74ls85 ab74ls85 abvcc a3 b2 a2 a1 b1 a0 b0b3 ab fab fa=b fab地

56、地1 2 3 4 5 6 7 816 15 14 13 12 11 10 97485 74ls851 8 位位數(shù)值比較器數(shù)值比較器低位比較結(jié)果低位比較結(jié)果高位比較結(jié)果高位比較結(jié)果 fab fab b7 a7 b6 a6 b5 a5 b4 a4 b3 a3 b2 a2 b1 a1 b0 a0 比較輸出比較輸出 組合邏輯電路是由各種門電路組成的組合邏輯電路是由各種門電路組成的沒有記憶功沒有記憶功能能的電路。它的特點是任一時刻的輸出信號只取決于的電路。它的特點是任一時刻的輸出信號只取決于該時刻的輸入信號，而與電路原來所處的狀態(tài)無關(guān)。該時刻的輸入信號，而與電路原來所處的狀態(tài)無關(guān)。邏輯圖邏輯圖邏輯表達式

57、邏輯表達式化簡化簡真值表真值表說明功能說明功能邏輯抽象邏輯抽象列真值表列真值表寫表達式寫表達式化簡或變換化簡或變換畫邏輯圖畫邏輯圖1. 加法器：加法器：實現(xiàn)兩組多位二進制數(shù)相加的電路。實現(xiàn)兩組多位二進制數(shù)相加的電路。根據(jù)進位方式不同，可分為串行進位加法根據(jù)進位方式不同，可分為串行進位加法器和超前進位加法器。器和超前進位加法器。集成芯片：集成芯片：74ls183（ttl）、）、c661（cmos） 雙全加器雙全加器兩片雙全加器（如兩片雙全加器（如74ls183） 四位串行進位加法器四位串行進位加法器74283、74ls283（ttl）cc4008（cmos） 四位二進制超前進位加法器四位二進制超

58、前進位加法器2. 編碼器：編碼器：將輸入的電平信號編成二進制代碼的電路。將輸入的電平信號編成二進制代碼的電路。主要包括二進制編碼器、二主要包括二進制編碼器、二 十進制編碼十進制編碼器和優(yōu)先編碼器等。器和優(yōu)先編碼器等。3. 譯碼器：譯碼器：將輸入的二進制代碼譯成相應(yīng)的電平信號。將輸入的二進制代碼譯成相應(yīng)的電平信號。主要包括二進制譯碼器、二主要包括二進制譯碼器、二 十進制譯碼十進制譯碼器和顯示譯碼器等。器和顯示譯碼器等。集成芯片：集成芯片：74148、74ls148、74ls348（ttl） 8 線線 3 線優(yōu)先編碼器線優(yōu)先編碼器74147、74ls147（ttl） 10 線線 4 線優(yōu)先編碼器線

59、優(yōu)先編碼器集成芯片：集成芯片：74ls138（ttl） 3線線 8線譯碼器（二進制譯碼器）線譯碼器（二進制譯碼器）7442、74ls42（ttl） 4線線 10線譯碼器線譯碼器74247、74ls247（ttl） 共陽極顯示譯碼器共陽極顯示譯碼器7448、74248、7449、74249等（等（ttl） 共陰極顯示譯碼器共陰極顯示譯碼器4. 數(shù)據(jù)選擇器：數(shù)據(jù)選擇器：在地址碼的控制下，在同一時間內(nèi)從在地址碼的控制下，在同一時間內(nèi)從多路輸入信號中選擇相應(yīng)的一路信號多路輸入信號中選擇相應(yīng)的一路信號輸出的電路。常用于數(shù)據(jù)傳輸中的并輸出的電路。常用于數(shù)據(jù)傳輸中的并-串轉(zhuǎn)換。串轉(zhuǎn)換。集成芯片：集成芯片：7

60、4151、74ls151741535. 數(shù)據(jù)分配器：數(shù)據(jù)分配器：在地址碼的控制下，將一路輸入信號在地址碼的控制下，將一路輸入信號傳送到多個輸出端的任何一個輸出端傳送到多個輸出端的任何一個輸出端的電路。常用于數(shù)據(jù)傳輸中的串的電路。常用于數(shù)據(jù)傳輸中的串-并轉(zhuǎn)并轉(zhuǎn)換。換。集成芯片：集成芯片： 無專用芯片，可用二進制集成譯碼器實現(xiàn)。無專用芯片，可用二進制集成譯碼器實現(xiàn)。（ttl） 8 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器（ttl） 4 選選 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器6. 數(shù)值比較器：數(shù)值比較器： 比較兩組多位二進制數(shù)大小的電路。比較兩組多位二進制數(shù)大小的電路。集成芯片：集成芯片：7485、74l 85（ttl）cc14585、c663（cmos） 四位數(shù)值比較器四位數(shù)值比較器 數(shù)據(jù)選擇器：數(shù)據(jù)選擇器： 為多輸入單輸出的組合邏輯電路，在輸入數(shù)據(jù)都為為多輸入單輸出的組合邏輯電路，在輸入數(shù)據(jù)都為 1 時，時，它的輸出表達式為地址變量的全部最小項之和，適用于實現(xiàn)它的輸出表達式為