海南大學數(shù)字電子技術基礎課件第七章存儲器

1、l 7.1 概述概述 存儲器：存儲大量二值信息（或稱為二值數(shù)據(jù)）存儲器：存儲大量二值信息（或稱為二值數(shù)據(jù)）的半導體器件。的半導體器件。 用途：在計算機或數(shù)字系統(tǒng)中存儲數(shù)據(jù)。用途：在計算機或數(shù)字系統(tǒng)中存儲數(shù)據(jù)。 與寄存器的區(qū)別：以與寄存器的區(qū)別：以字字為單位存取，每字包含若為單位存取，每字包含若 干干 位位。各個字的相同位通過。各個字的相同位通過同一引腳同一引腳與外界聯(lián)系。與外界聯(lián)系。 每個字分配一個每個字分配一個地址地址，因此內部有地址譯碼器。，因此內部有地址譯碼器。 主要指標：存儲容量、存取速度。主要指標：存儲容量、存取速度。 存儲容量存儲容量:用字數(shù)用字數(shù)位數(shù)表示，也可只用位數(shù)表示。位數(shù)表

2、示，也可只用位數(shù)表示。如，某動態(tài)存儲器的容量為如，某動態(tài)存儲器的容量為109位位/片。片。 存取速度：用完成一次存取所需的時間表示。高速存取速度：用完成一次存取所需的時間表示。高速存儲器的存取時間僅有存儲器的存取時間僅有10ns左右。左右。分類：分類：掩模掩模ROM可編程可編程ROM（PROM）可擦除可編程可擦除可編程ROM（EPROM）隨機存儲器隨機存儲器RAM靜態(tài)存儲器靜態(tài)存儲器SRAM動態(tài)存儲器動態(tài)存儲器DRAM按按功功能能(Read- Only Memory)(Random Access Memory)(Programmable ROM)(Erasable PROM)UVEPROMEE

3、PROM只讀存儲器只讀存儲器ROMFlash Memory(Ultra-Violet)(Electrically)電可擦除電可擦除紫外線擦除紫外線擦除(Static RAM)快閃存儲器快閃存儲器(Dynamic RAM)只能讀出不能只能讀出不能寫入寫入,斷電不失斷電不失7.2 只讀存儲器只讀存儲器(ROM)7.2.1 掩模只讀存儲器掩模只讀存儲器 ROM主要由地址譯碼器、存儲矩陣和輸出緩沖器主要由地址譯碼器、存儲矩陣和輸出緩沖器三部分組成，三部分組成， 其基本結構如圖其基本結構如圖 所示。所示。 存儲矩陣是存放信息的主體，它由許多存儲單存儲矩陣是存放信息的主體，它由許多存儲單元排列組成。每個存

4、儲單元存放一位二值代碼元排列組成。每個存儲單元存放一位二值代碼(0 或或 1)，若干個存儲單元組成一個，若干個存儲單元組成一個“字字”(也稱一個信息也稱一個信息單元單元)。 地址譯碼器有地址譯碼器有n條地址輸入線條地址輸入線A0An-1，2n條條譯碼輸出線譯碼輸出線W0W2n-1，每一條譯碼輸出線，每一條譯碼輸出線Wi稱為稱為“字線字線”，它與存儲矩陣中的一個，它與存儲矩陣中的一個“字字”相對應。相對應。因此，因此， 每當給定一組輸入地址時，譯碼器只有一條每當給定一組輸入地址時，譯碼器只有一條輸出字線輸出字線Wi被選中，該字線可以在存儲矩陣中找到被選中，該字線可以在存儲矩陣中找到一個相應的一個

5、相應的“字字”，并將字中的，并將字中的m位信息位信息Dm-1D0送送至輸出緩沖器。讀出至輸出緩沖器。讀出Dm-1D0的每條數(shù)據(jù)輸出線的每條數(shù)據(jù)輸出線Di也也稱為稱為“位線位線”，每個字中信息的位數(shù)稱為，每個字中信息的位數(shù)稱為“字長字長”。 ROM的存儲單元可以用二極管構成，也可以的存儲單元可以用二極管構成，也可以用雙極型三極管或用雙極型三極管或MOS管構成。存儲器的容量用管構成。存儲器的容量用存儲單元的數(shù)目來表示，寫成存儲單元的數(shù)目來表示，寫成“字數(shù)乘位數(shù)字數(shù)乘位數(shù)”的形的形式。對于上圖的存儲矩陣有式。對于上圖的存儲矩陣有2n個字，個字， 每個字的字每個字的字長為長為m，因此整個存儲器的存儲容

6、量為，因此整個存儲器的存儲容量為2nm位。位。 存儲容量也習慣用存儲容量也習慣用K(1 K=1024)為單位來表示，例為單位來表示，例如如1 K4、 2 K 和和 64 K1的存儲器，其容量的存儲器，其容量分別是分別是 10244 位、位、 20488 位位 和和 655361 位。位。 地址譯碼器：根據(jù)地址輸入，在存儲矩陣中選地址譯碼器：根據(jù)地址輸入，在存儲矩陣中選出指定的字對應的單元，把數(shù)據(jù)送往輸出緩沖器。出指定的字對應的單元，把數(shù)據(jù)送往輸出緩沖器。 輸出緩沖器是輸出緩沖器是ROM的數(shù)據(jù)讀出電路，通常用三的數(shù)據(jù)讀出電路，通常用三態(tài)門構成，它不僅可以實現(xiàn)對輸出數(shù)據(jù)的三態(tài)控制，態(tài)門構成，它不僅

7、可以實現(xiàn)對輸出數(shù)據(jù)的三態(tài)控制，以便與系統(tǒng)總線聯(lián)接，以便與系統(tǒng)總線聯(lián)接， 還可以提高存儲器的帶負載還可以提高存儲器的帶負載能力。能力。 A1,A0A1,A0的四個的四個最小項最小項字線字線位線位線二四線二四線譯碼器譯碼器按組合電路進行分析。按組合電路進行分析。當當EN=0時時， 。iiDDD1= D3 = A0D0 = W1+ W0 = A1D3 = W1+W3 = A1A0+A1A0=A0D2= W1= A1+A0真值表真值表7.2.2 可編程只讀存儲器（可編程只讀存儲器（PROM） 產(chǎn)品出廠時存的全是產(chǎn)品出廠時存的全是1，用戶可一次性寫入，即，用戶可一次性寫入，即把某些把某些1改為改為0。但

8、不能多次擦除。但不能多次擦除。 存儲單元多采用熔絲低熔點金屬或多晶硅。存儲單元多采用熔絲低熔點金屬或多晶硅。寫入時設法在熔絲上通入較大的電流將熔絲燒斷。寫入時設法在熔絲上通入較大的電流將熔絲燒斷。字線WiUCC熔絲位線Di(a)字線熔絲(b)位線16字字8位的位的PROM十十六六條條字字線線八八條條位位線線20V十幾微秒十幾微秒編程脈沖編程脈沖 讀出時讀出時,讀出放大器讀出放大器AR工作工作,寫入放大器寫入放大器AW不工作。不工作。 寫入時寫入時,在位線輸入編程脈沖使寫入放大器工作在位線輸入編程脈沖使寫入放大器工作,且輸出且輸出低電平低電平,同時相應的字線和同時相應的字線和VCC提高到編程電平

9、提高到編程電平,將對應的熔將對應的熔絲燒斷。絲燒斷。 缺點：不能重復擦除。缺點：不能重復擦除。7.2.3 可擦除的可編程只讀存儲器（可擦除的可編程只讀存儲器（EPROM） 這類這類ROM利用特殊結構的浮柵利用特殊結構的浮柵MOS管進行編程管進行編程,ROM中存儲的數(shù)據(jù)可以進行多次擦除和改寫。中存儲的數(shù)據(jù)可以進行多次擦除和改寫。 最早出現(xiàn)的是用紫外線照射擦除的最早出現(xiàn)的是用紫外線照射擦除的EPROM (Ultra -Violet Erasable Programmable Read-Only Memory, 簡稱簡稱UVEPROM)。 不久又出現(xiàn)了用電信號可擦除的可編程不久又出現(xiàn)了用電信號可擦除

10、的可編程ROM(Electrically Erasable Programmable Read-Only Memory, 簡稱簡稱E2PROM)。 后來又研制成功的快閃存儲器后來又研制成功的快閃存儲器(Flash Memory)也也是一種用電信號擦除的可編程是一種用電信號擦除的可編程ROM。 一、紫外線擦除的只讀存儲器（一、紫外線擦除的只讀存儲器（UVEPROM） EPROM的存儲單元采用浮柵雪崩注入的存儲單元采用浮柵雪崩注入MOS管管(Floating-gate Avalanche-Injuction Metal-Oxide-Semiconductor, 簡稱簡稱FAMOS管管)或疊柵注入或

11、疊柵注入MOS管管(Stacked-gate Injuction Metal-Oxide-Semiconductor, 簡稱簡稱SIMOS管管)。 圖圖 9-8是是SIMOS管的管的結構示意圖和符號，它是一個結構示意圖和符號，它是一個N溝道增強型的溝道增強型的MOS管，有管，有Gf和和Gc兩個柵極。兩個柵極。Gf柵沒有引出線，而是被包圍在二氧化硅柵沒有引出線，而是被包圍在二氧化硅(SiO2)中，稱之為浮柵，中，稱之為浮柵，Gc為控制柵，它有引出線。為控制柵，它有引出線。DSGcGfSiO2NNPDSGfGc通處正常邏輯高電平下導上未充負電荷，則若導通處正常邏輯高電平下不上充以負電荷，則若工作原

12、理：cfcfGGGG 若在漏極若在漏極D端加上約幾十伏的脈沖電壓，使得溝道中的端加上約幾十伏的脈沖電壓，使得溝道中的電場足夠強，則會造成雪崩，產(chǎn)生很多高能量的電子。此時電場足夠強，則會造成雪崩，產(chǎn)生很多高能量的電子。此時若在若在Gc上加高壓正脈沖，形成方向與溝道垂直的電場，便可上加高壓正脈沖，形成方向與溝道垂直的電場，便可以使溝道中的電子穿過氧化層面注入到以使溝道中的電子穿過氧化層面注入到Gf，于是，于是Gf柵上積累柵上積累了負電荷。由于了負電荷。由于Gf柵周圍都是絕緣的二氧化硅，泄漏電流很柵周圍都是絕緣的二氧化硅，泄漏電流很小，所以一旦電子注入到浮柵之后，就能保存相當長時間小，所以一旦電子注

13、入到浮柵之后，就能保存相當長時間(通通常浮柵上的電荷常浮柵上的電荷10年才損失年才損失30%)。 DSGcGfSiO2NNPDSGfGc 如果浮柵如果浮柵Gf上積累了電子，則使該上積累了電子，則使該MOS管的開啟電壓變管的開啟電壓變得很高。此時給控制柵得很高。此時給控制柵(接在地址選擇線上接在地址選擇線上)加加+5V電壓時，該電壓時，該MOS管仍不能導通，相當于存儲了管仍不能導通，相當于存儲了“1”；反之，若浮柵；反之，若浮柵Gf上上沒有積累電子，沒有積累電子，MOS管的開啟電壓較低，因而當該管的控制管的開啟電壓較低，因而當該管的控制柵被地址選中后，該管導通，相當于存儲了柵被地址選中后，該管導

14、通，相當于存儲了“0”。 可見，可見，SIMOS管是利用浮柵是否積累負電荷來表示信息管是利用浮柵是否積累負電荷來表示信息的。這種的。這種EPROM出廠時為全出廠時為全“0”，即浮柵上無電子積累，即浮柵上無電子積累，用戶可根據(jù)需要寫用戶可根據(jù)需要寫“1”。DSGcGfSiO2NNPDSGfGc 擦除擦除EPROM的方法是將器件放在紫外線下照射的方法是將器件放在紫外線下照射約約20分鐘，分鐘， 浮柵中的電子獲得足夠能量，從而穿過浮柵中的電子獲得足夠能量，從而穿過氧化層回到襯底中，氧化層回到襯底中， 這樣可以使浮柵上的電子消失，這樣可以使浮柵上的電子消失，MOS管便回到了未編程時的狀態(tài)，從而將編程信

15、息管便回到了未編程時的狀態(tài)，從而將編程信息全部擦去，相當于存儲了全全部擦去，相當于存儲了全“0”。 對對EPROM的編程是在編程器上進行的，編程器的編程是在編程器上進行的，編程器通常與微機聯(lián)用。通常與微機聯(lián)用。 l二、二、電可擦除電可擦除EPROM(EEPROM或或E2ROM) 用紫外線擦除操作復雜，速度很慢。必須尋找新用紫外線擦除操作復雜，速度很慢。必須尋找新的存儲器件，使得可以用電信號進行擦除。的存儲器件，使得可以用電信號進行擦除。 使用浮柵隧道氧化層使用浮柵隧道氧化層MOS管管Flotox(Floating gate Tunnel Oxide) 特點：浮柵與漏區(qū)間的氧化物層極?。ㄌ攸c：浮

16、柵與漏區(qū)間的氧化物層極薄（20納米以納米以下），稱為隧道區(qū)。當隧道區(qū)電場大于下），稱為隧道區(qū)。當隧道區(qū)電場大于107V/cm時隧時隧道區(qū)雙向導通。道區(qū)雙向導通。 當隧道區(qū)的等效電容極小時，加在控制柵和漏極當隧道區(qū)的等效電容極小時，加在控制柵和漏極間的電壓大部分降在隧道區(qū)，有利于隧道區(qū)導通。間的電壓大部分降在隧道區(qū)，有利于隧道區(qū)導通。寫入（寫寫入（寫0）擦除（寫擦除（寫1）擦除和寫入均利擦除和寫入均利用隧道效應用隧道效應10ms讀出讀出 EEPROM的缺點：擦寫需要高電壓脈沖；擦寫的缺點：擦寫需要高電壓脈沖；擦寫時間長；存儲單元需兩只時間長；存儲單元需兩只MOS管。管。三、快閃存儲器三、快閃存儲

17、器(Flash Memory） 采用新型隧道氧化層采用新型隧道氧化層MOS管。管。 該管特點：該管特點： 1. 隧道層在源區(qū)；隧道層在源區(qū)； 2. 隧道層更薄隧道層更薄1015nm。在控制柵和源極。在控制柵和源極間加間加12V電壓即可使隧道導通。電壓即可使隧道導通。 存儲單元的工作原理：存儲單元的工作原理： 1. 寫入利用雪崩注入法。源極接地；漏極接寫入利用雪崩注入法。源極接地；漏極接6V；控制柵控制柵12V脈沖，寬脈沖，寬10s。 2. 擦除用隧道效應?？刂茤沤拥?；源極接擦除用隧道效應?？刂茤沤拥兀辉礃O接12V脈脈沖，寬為沖，寬為100ms。因為片內所有疊柵管的源極都連。因為片內所有疊柵管的

18、源極都連 在一起，所以一個脈沖就可擦除全部單元。在一起，所以一個脈沖就可擦除全部單元。 3. 讀出：源極接地，字線為讀出：源極接地，字線為5V邏輯高電平。邏輯高電平。 快閃存儲器特點：集成度高，容量大，成本低，快閃存儲器特點：集成度高，容量大，成本低，使用方便。使用方便。7.3 隨機存儲器（隨機存儲器（RAM） 特點：特點：RAM在工作時在工作時可隨時對任意指定單元進可隨時對任意指定單元進行讀或寫操作。使用方便、靈活。但切斷電源后，所行讀或寫操作。使用方便、靈活。但切斷電源后，所存信息就會丟失。存信息就會丟失。 分為靜態(tài)隨機存儲器分為靜態(tài)隨機存儲器SRAM和動態(tài)隨機存儲器和動態(tài)隨機存儲器DRA

19、M兩種。也可稱為讀寫存儲器。兩種。也可稱為讀寫存儲器。7.3.1 靜態(tài)隨機存儲器靜態(tài)隨機存儲器SRAM 一、基本結構和工作原理一、基本結構和工作原理 SRAM主要由存儲矩陣、地址譯碼器和讀主要由存儲矩陣、地址譯碼器和讀/寫控寫控制電路三部分組成，其框圖如圖所示。制電路三部分組成，其框圖如圖所示。 存儲矩陣由許多存儲單元排列組成，每個存儲存儲矩陣由許多存儲單元排列組成，每個存儲單元能存放一位二值信息單元能存放一位二值信息(0或或1)，在譯碼器和讀，在譯碼器和讀/寫寫電路的控制下，進行讀電路的控制下，進行讀/寫操作。寫操作。 地址譯碼器一般都分成行地址譯碼器和列地址地址譯碼器一般都分成行地址譯碼器

20、和列地址譯碼器兩部分，譯碼器兩部分， 行地址譯碼器將輸入地址代碼的若行地址譯碼器將輸入地址代碼的若干位干位A0Ai譯成某一條字線有效，從存儲矩陣中選中譯成某一條字線有效，從存儲矩陣中選中一行存儲單元；列地址譯碼器將輸入地址代碼的其一行存儲單元；列地址譯碼器將輸入地址代碼的其余若干位余若干位(Ai+1An-1)譯成某一根輸出線有效，從字線譯成某一根輸出線有效，從字線選中的一行存儲單元中再選一位選中的一行存儲單元中再選一位(或或n位位)，使這些被，使這些被選中的單元與讀選中的單元與讀/寫電路和寫電路和I/O(輸入輸入/輸出端輸出端)接通，以接通，以便對這些單元進行讀便對這些單元進行讀/寫操作。寫操

21、作。 讀讀/寫控制電路用于對電路的工作狀態(tài)進行控制。寫控制電路用于對電路的工作狀態(tài)進行控制。CS稱為片選信號，當稱為片選信號，當CS=0時，時，RAM工作，工作，CS=1時，時，所有所有I/O端均為高阻狀態(tài)，不能對端均為高阻狀態(tài)，不能對RAM進行讀進行讀/寫操寫操作。稱為讀作。稱為讀/寫控制信號。寫控制信號。R/W=1 時，執(zhí)行讀操作，時，執(zhí)行讀操作，將存儲單元中的信息送到將存儲單元中的信息送到I/O端上；當端上；當R/W=0時，執(zhí)時，執(zhí)行寫操作，加到行寫操作，加到I/O端上的數(shù)據(jù)被寫入存儲單元中。端上的數(shù)據(jù)被寫入存儲單元中。 1024字字4位（位（2114）SRAM結構結構二、二、SRAM的

22、靜態(tài)存儲單元的靜態(tài)存儲單元圖圖 9-13 SRAM存儲單元存儲單元(a) 六管六管NMOS存儲單元；存儲單元； (b)六管六管CMOS存儲單元存儲單元 UDDV4V2QQV1V3V5V6V7V8I/OI/O列選線Y行選線X存儲單元位線D位線D(a)(b)UDDV4V2V6V5V1V3V7V8YI/OI/O位線D位線DX至位線至位線D和位線和位線D。V7、V8是列選通管，受列選線是列選通管，受列選線Y控制，列選線控制，列選線Y為高電為高電平時，位線平時，位線D和和D上的信上的信息被分別送至輸入輸出線息被分別送至輸入輸出線I/O和和I/O，從而使位線上，從而使位線上的信息同外部數(shù)據(jù)線相通。的信息同

23、外部數(shù)據(jù)線相通。 是由六個是由六個NMOSNMOS管管(V1V6)(V1V6)組成的存儲單元。組成的存儲單元。V1V1、V2V2構成的反相構成的反相器與器與V3V3、V4V4構成的反相器交叉耦合組成一個構成的反相器交叉耦合組成一個RSRS觸發(fā)器，可存觸發(fā)器，可存儲一位二進制信息。儲一位二進制信息。Q Q和和Q Q是是RSRS觸發(fā)器的互補輸出。觸發(fā)器的互補輸出。V5V5、V6V6是是行選通管，受行選線行選通管，受行選線X(X(相當于字線相當于字線) )控制，行選線控制，行選線X X為高電平為高電平時時Q Q和和Q Q的存儲信息分別送的存儲信息分別送 讀出操作時，行選線讀出操作時，行選線X和列選線

24、和列選線Y同時為同時為“1”，則存儲信，則存儲信息息Q和和Q被讀到被讀到I/O線和線和I/O線上。寫入信息時，線上。寫入信息時，X、Y線也必須線也必須都為都為“1”，同時要將寫入的信息加在，同時要將寫入的信息加在I/O線上，經(jīng)反相后線上，經(jīng)反相后I/O線上有其相反的信息，信息經(jīng)線上有其相反的信息，信息經(jīng)V7、V8 和和V5、V6加到觸發(fā)器的加到觸發(fā)器的Q端和端和Q端，也就是加在了端，也就是加在了V3和和V1的柵極，從而使觸發(fā)器觸發(fā)，的柵極，從而使觸發(fā)器觸發(fā)，即信息被寫入。即信息被寫入。 由于由于CMOS電路具有微功電路具有微功耗的特點，目前大容量的耗的特點，目前大容量的靜態(tài)靜態(tài)RAM中幾乎都采

25、用中幾乎都采用CMOS存儲單元，其電路存儲單元，其電路如圖所示。如圖所示。 CMOS存儲單存儲單元結構形式和工作原理與元結構形式和工作原理與圖圖 9-13(a)相似，不同的是相似，不同的是圖圖(b)中，兩個負載管中，兩個負載管V2、V4改用了改用了P溝道增強型溝道增強型MOS管，管， 圖中用柵極上的圖中用柵極上的小圓圈表示小圓圈表示V2、V4為為P溝溝道道MOS管，柵極上沒有小管，柵極上沒有小圓圈的為圓圈的為N溝道溝道MOS管。管。 7.3.2 動態(tài)隨機存儲器動態(tài)隨機存儲器(DRAM) 動態(tài)動態(tài)RAM的存儲矩陣由動態(tài)的存儲矩陣由動態(tài)MOS存儲單元組成。存儲單元組成。動態(tài)動態(tài)MOS存儲單元利用存

26、儲單元利用MOS管的柵極電容來存儲信息，管的柵極電容來存儲信息，但由于柵極電容的容量很小，而漏電流又不可能絕對但由于柵極電容的容量很小，而漏電流又不可能絕對等于等于0，所以電荷保存的時間有限。為了避免存儲信息，所以電荷保存的時間有限。為了避免存儲信息的丟失，必須定時地給電容補充漏掉的電荷。通常把的丟失，必須定時地給電容補充漏掉的電荷。通常把這種操作稱為這種操作稱為“刷新刷新”或或“再生再生”，因此，因此DRAM內部內部要有刷新控制電路，其操作也比靜態(tài)要有刷新控制電路，其操作也比靜態(tài)RAM復雜。盡管復雜。盡管如此，由于如此，由于DRAM存儲單元的結構能做得非常簡單，存儲單元的結構能做得非常簡單，

27、所用元件少，功耗低，所以目前已成為大容量所用元件少，功耗低，所以目前已成為大容量RAM的的主流產(chǎn)品。主流產(chǎn)品。 7.4 存儲器容量的擴展存儲器容量的擴展7.4.1 位擴展方式位擴展方式 存儲器芯片的字長多數(shù)為一位、四位、八位等。當實際的存儲器芯片的字長多數(shù)為一位、四位、八位等。當實際的存儲系統(tǒng)的字長超過存儲器芯片的字長時，需要進行位擴展。存儲系統(tǒng)的字長超過存儲器芯片的字長時，需要進行位擴展。 位擴展可以利用芯片的并聯(lián)方式實現(xiàn)，圖位擴展可以利用芯片的并聯(lián)方式實現(xiàn)，圖9-15是用八片是用八片 10241 位的位的RAM擴展為擴展為10248 位位RAM的存儲系統(tǒng)框圖。的存儲系統(tǒng)框圖。 圖中八片圖中

28、八片RAM的所有地址線、的所有地址線、R/W、CS分別對應并接在一起，分別對應并接在一起， 而每一片的而每一片的I/O端作為整個端作為整個RAM的的I/O端的一位。端的一位。 ROM芯片上沒有讀芯片上沒有讀/寫控制端寫控制端R/W，位擴展時其余引出端，位擴展時其余引出端的連接方法與的連接方法與RAM相同。相同。 A0A1 A9R/W CS10241RAMI/OA0A1 A9R/W CS10241RAMI/OA0A1 A9R/W CS10241RAMI/OI/O1I/O2I/O7A0A1A9R/WCS7.4.2. 字擴展方式字擴展方式 字數(shù)的擴展可以利用外加譯碼器控制芯片的片選字數(shù)的擴展可以利用

29、外加譯碼器控制芯片的片選(CS)輸輸入端來實現(xiàn)。圖入端來實現(xiàn)。圖 9 -16 是用字擴展方式將四片是用字擴展方式將四片2568 位的位的RAM擴展為擴展為10248 位位RAM的系統(tǒng)框圖。的系統(tǒng)框圖。 圖中，譯碼器的輸入是系統(tǒng)的高位地址圖中，譯碼器的輸入是系統(tǒng)的高位地址A9、A8，其輸出，其輸出是各片是各片RAM的片選信號。若的片選信號。若A9A8=01，則，則RAM(2)片的片的CS=0，其余各片其余各片RAM的的CS均為均為1， 故選中第二片。只有該片的信故選中第二片。只有該片的信息可以讀出，送到位線上，讀出的內容則由低位地址息可以讀出，送到位線上，讀出的內容則由低位地址A7A0決定。顯然

30、，四片決定。顯然，四片RAM輪流工作，任何時候，只有一片輪流工作，任何時候，只有一片RAM處于工作狀態(tài)，整個系統(tǒng)字數(shù)擴大了四倍，而字長仍處于工作狀態(tài)，整個系統(tǒng)字數(shù)擴大了四倍，而字長仍為八位。為八位。 ROM的字擴展方法與上述方法相同。的字擴展方法與上述方法相同。 A0A1 A7R/W CS2568RAMI/O0I/O7(1)A0A1 A7R/W CS2568RAMI/O0I/O7(2)A0A1 A7R/W CS2568RAMI/O0I/O7(3)A0A1 A7R/W CS2568RAMI/O0I/O7(4)A0A1A7R/WY0A8A924譯碼器Y1Y2Y3I/O0I/O7A0A17.5 用存

31、儲器實現(xiàn)組合邏輯函數(shù)用存儲器實現(xiàn)組合邏輯函數(shù) 從存儲器的角度看，只要將邏輯函數(shù)的真值從存儲器的角度看，只要將邏輯函數(shù)的真值表事先存入表事先存入ROM，便可用，便可用ROM實現(xiàn)該函數(shù)。實現(xiàn)該函數(shù)。ROM的數(shù)據(jù)表的數(shù)據(jù)表 在在ROM數(shù)據(jù)表中，如果將輸入地址數(shù)據(jù)表中，如果將輸入地址A1、A0看成看成兩個輸入邏輯變量，而將數(shù)據(jù)輸出兩個輸入邏輯變量，而將數(shù)據(jù)輸出D3、D2、D1、D0看看成一組輸出邏輯變量，則成一組輸出邏輯變量，則D3、D2、D1、D0就是就是A1、A0的一組邏輯函數(shù)，表的一組邏輯函數(shù)，表 9-1就是這一組多輸出組合邏輯就是這一組多輸出組合邏輯函數(shù)的真值表，因此該函數(shù)的真值表，因此該ROM可以實現(xiàn)表可以實現(xiàn)表 9-1 中的四個中的四個函數(shù)函數(shù)(D3、D2、D1、D0)，其表達式為：，其表達式為： 010101001011010101201013AAAAAADAAAADAAAAAA