Proteus實(shí)例教程課件-第4章

1、第第4章章 電子技術(shù)課程設(shè)計(jì)電子技術(shù)課程設(shè)計(jì)Proteus實(shí)例教程實(shí)例教程 電子技術(shù)課程設(shè)計(jì)的主要目的是利用模擬電子技術(shù)和數(shù)字電子技術(shù)理論知識，設(shè)計(jì)、仿真、制作完成一定功能的應(yīng)用電路，以加深對所學(xué)知識的理解，并對所學(xué)知識進(jìn)行擴(kuò)充和完善，以提高實(shí)踐動手能力。本章利用Proteus強(qiáng)大的電子線路設(shè)計(jì)與仿真功能，講授幾個(gè)典型電子技術(shù)綜合課題設(shè)計(jì)與仿真過程。本章主要內(nèi)容本章主要內(nèi)容4.1 交通燈控制交通燈控制4.2 直流可調(diào)穩(wěn)壓電源直流可調(diào)穩(wěn)壓電源4.3 數(shù)字鐘數(shù)字鐘4.4 串串/并行數(shù)據(jù)轉(zhuǎn)換器并行數(shù)據(jù)轉(zhuǎn)換器4.1 交通燈控制交通燈控制設(shè)計(jì)任務(wù)：設(shè)計(jì)任務(wù)： 在Proteus中設(shè)計(jì)一個(gè)十字路口交通燈信號

2、控制器，要求：(1) 主、支干道交替通行，主干道每次放行30秒，支干道每次放行20秒；(2) 綠燈亮表示可以通行，紅燈亮表示禁止通行；(3) 每次綠燈變紅時(shí)，黃燈先亮5秒(此時(shí)另一干道紅燈以1Hz的頻率閃爍)；(4) 十字路口要有倒計(jì)時(shí)顯示；(5) 主、支干道的通行時(shí)間及黃燈亮的時(shí)間均可在099秒內(nèi)任意設(shè)定。4.1.1 電路設(shè)計(jì)電路設(shè)計(jì)1. 總體結(jié)構(gòu)設(shè)計(jì)總體結(jié)構(gòu)設(shè)計(jì) 圖圖4-1 系統(tǒng)結(jié)構(gòu)框圖系統(tǒng)結(jié)構(gòu)框圖 4.1.1 電路設(shè)計(jì)電路設(shè)計(jì)2. 設(shè)計(jì)步驟設(shè)計(jì)步驟 用HC4510集成計(jì)數(shù)器設(shè)計(jì)一個(gè)狀態(tài)控制器，其控制流程如圖4-2所示。 主干道綠燈亮、支干道紅燈亮?xí)r，表示主干道允許通行、支干道禁止通行。綠

3、燈亮到規(guī)定的時(shí)間30s時(shí)，控制器發(fā)出狀態(tài)信號，轉(zhuǎn)到下一狀態(tài)。 主干道黃燈亮、支干道紅燈亮，表示主干道上未過停車線的車輛禁止通行，已過停車線的車輛繼續(xù)通行，支干道禁止通行。黃燈亮足規(guī)定時(shí)間間隔5s時(shí)，控制器發(fā)出狀態(tài)信號，轉(zhuǎn)入到下一狀態(tài)。 主干道紅燈亮、支干道綠燈亮，表示主干道禁止通行、支干道允許通行，綠燈亮到規(guī)定的時(shí)間間隔20s時(shí)，控制器發(fā)出狀態(tài)信號，轉(zhuǎn)入到下一狀態(tài)。 主干道紅燈亮、支干道黃燈亮，表示主干道禁止通行、支干道上未過停車線的車輛禁止通行，已過停車線的車輛繼續(xù)通行。黃燈亮足規(guī)定時(shí)間間隔5s時(shí)，控制器發(fā)出狀態(tài)信號，轉(zhuǎn)入到下一狀態(tài)。 4.1.1 電路設(shè)計(jì)電路設(shè)計(jì)2. 設(shè)計(jì)步驟設(shè)計(jì)步驟(2)

4、 用74LS00與非門設(shè)計(jì)一個(gè)狀態(tài)譯碼器，并用74LS245模擬開 關(guān)設(shè)計(jì)一個(gè)閃爍控制器，控制主、支干道上的紅、黃、綠燈亮暗和閃爍。具體設(shè)計(jì)見表4-1所示的真值表。狀態(tài)控制器輸出主干道信號燈支干道信號燈Q2Q1R (紅)Y (黃)G (綠)r (紅)y (黃)g (綠)00110101001101001000110000010010表表4-1 真值表真值表4.1.1 電路設(shè)計(jì)電路設(shè)計(jì)2. 設(shè)計(jì)步驟設(shè)計(jì)步驟 對于信號燈的狀態(tài)，1表示燈亮，0表示燈滅，這樣，就將交通燈的工作狀態(tài)以真值表的形式表達(dá)出來了，這是電路設(shè)計(jì)的一個(gè)很重要的環(huán)節(jié)。下面根據(jù)真值表來列寫邏輯表達(dá)式。21212QQQQQR12QQY

5、 12QQG 21212rQ QQ QQ12QQy 12QQg 4.1.1 電路設(shè)計(jì)電路設(shè)計(jì)2. 設(shè)計(jì)步驟設(shè)計(jì)步驟 (3) 設(shè)計(jì)一個(gè)定時(shí)系統(tǒng) 根據(jù)設(shè)計(jì)要求，交通燈控制系統(tǒng)要有一個(gè)能自動置入不同定時(shí)時(shí)間的定時(shí)器，以完成30秒、20秒、5秒的時(shí)間預(yù)置，用兩片4510設(shè)計(jì)一個(gè)990的可置數(shù)的減法計(jì)數(shù)器。 用三片74LS245設(shè)計(jì)三個(gè)置數(shù)器，分別置入30、20、5三個(gè)數(shù)字；減法計(jì)數(shù)器的時(shí)間常數(shù)通過3片8路雙向三態(tài)門74LS245來設(shè)定。3片74LS245的輸入數(shù)據(jù)分別接入30、20、5這三個(gè)不同的數(shù)字，哪一個(gè)輸入數(shù)據(jù)作為減法計(jì)數(shù)器的置入，由狀態(tài)譯碼器的輸出信號控制不同的74LS245的選通信號來實(shí)現(xiàn)。

6、 用兩個(gè)4511和兩個(gè)共陰極數(shù)碼管設(shè)計(jì)一個(gè)兩位譯碼時(shí)間顯示器。 (4) 用NE555及電阻、電容設(shè)計(jì)一個(gè)秒脈沖發(fā)生器。4.1.1 電路設(shè)計(jì)電路設(shè)計(jì)3. 元件清單列表元件清單列表 表表4-2 元件清單元件清單元 件 名 稱所 屬 類所 屬 子 類4510CMOS 4000 seriesCounters74LS245TTL 74LS series Transceivers74HC4511TTL 74HC series DecodersNE555Analog ICsTimers74LS00TTL 74LS series Gates and Inverters 74LS04TTL 74LS serie

7、sGates and InvertersRESResistorsGenericCAPCapacitorsGeneric L E D - Y E L L O W ( R E D 、GREEN)OptoelectronicsLEDs7SEG-COM-CAT-BLUEOptoelectronics7-Segment Displays4. Proteus電路圖電路圖A02B018A13B117A24B216A35B315A46B414A57B513A68B612A79B711CE19AB/BA1U274LS245A02B018A13B117A24B216A35B315A46B414A57B513A68

8、B612A79B711CE19AB/BA1U374LS245A02B018A13B117A24B216A35B315A46B414A57B513A68B612A79B711CE19AB/BA1U474LS245A7B1C2D6LT3BI4LE/STB5QA13QB12QC11QD10QE9QF15QG14U74511A7B1C2D6LT3BI4LE/STB5QA13QB12QC11QD10QE9QF15QG14U84511R3200RR4200RR5200RR6200RR7200RR8200RR9200RR10200RR11200RR12200RR13200RR14200RR15200RR16

9、200R123U9:A74LS00+VCC(D0)156U10:C74LS041312U10:D74LS04D1LED-REDD2LED-REDD3LED-GREEND4LED-GREEND5LED-YELLOWD6LED-YELLOW131211U9:D74LS00123U11:A74LS00456U11:B74LS001098U11:C74LS00131211U11:D74LS00123U12:A74LS00A02B018A13B117A24B216A35B315A46B414A57B513A68B612A79B711CE19AB/BA1U1374LS245R1200RR2200R+VCC

10、R17200RR18200RR19200RR20200R00456U9:B74LS001098U9:C74LS00A14Q16A212Q211A313Q314A43Q42CLK15CI5CO7U/D10PE1MR9U14510A14Q16A212Q211A313Q314A43Q42CLK15CI5CO7U/D10PE1MR9U6451012U10:A74LS0434U10:B74LS04A14Q16A212Q211A313Q314A43Q42CLK15CI5CO7U/D10PE1MR9U545104.1.2 電路調(diào)試電路調(diào)試 根據(jù)電路原理圖，按照要求，在Proteus中對交通燈控制器進(jìn)行逐步仿

11、真和調(diào)試。 (1) 調(diào)試秒脈沖產(chǎn)生器，脈沖周期為10.1秒； (2) 將秒脈沖引入狀態(tài)控制器，調(diào)試主、支干道信號燈的轉(zhuǎn)換順序； (3) 將秒脈沖引入定時(shí)系統(tǒng)，調(diào)試置數(shù)、減法計(jì)數(shù)及譯碼顯示。 (4) 在Proteus中按運(yùn)行仿真按鈕，觀察仿真結(jié)果。4.2 直流可調(diào)穩(wěn)壓電源直流可調(diào)穩(wěn)壓電源設(shè)計(jì)任務(wù)： (1)輸出電壓在1.25V37V可調(diào)； (2)最大輸出電流為1.5A； (3)電壓調(diào)整精度達(dá)0.1%。4.2.1 題目分析題目分析 直流穩(wěn)壓電源的作用是把50Hz的交流電變壓、整流、濾波和穩(wěn)壓，從而使電路變成恒定的直流電壓，供給負(fù)載，如圖4-4所示。設(shè)計(jì)出的直流穩(wěn)壓電源應(yīng)不以電網(wǎng)電壓的波動和負(fù)載的變換

12、而改變。圖4-4 直流穩(wěn)壓電源的組成4.2.2 電路設(shè)計(jì)與仿真電路設(shè)計(jì)與仿真 1. 變壓電路變壓電路 直流電源通常從市電取電，把220V、50Hz的單相交流電先降壓，變成所需的交流電，然后再整流。根據(jù)橋式整流電路和電容濾波電路的輸出與輸入電壓的比例關(guān)系，從輸出電壓的最大值37V倒推，可以算出所使用的降壓變壓器的副邊電壓有效值應(yīng)為29V左右。 從Proteus的元件庫中取變壓器“TRAN-2P2S”，在原邊接交流電源“ALTERNATOR”，原副邊分別接交流電壓表以測量其有效值，變壓器的原副邊同時(shí)接地，并與直流部分共地。 打開交流電源的屬性對話框，把頻率改為50Hz，把幅值改為300V左右，運(yùn)行

13、仿真，觀察原邊交流電壓表的讀數(shù)，再次修改交流電源的幅值，直到原邊電壓表的讀數(shù)為220V為止。4.2.2 電路設(shè)計(jì)與仿真電路設(shè)計(jì)與仿真 1. 變壓電路變壓電路根據(jù)變壓器副邊的線圈電感值、電壓和變比之間的關(guān)系：221212:LLUUn 打開變壓器屬性對話框，保持原邊線圈電感值(Primary Inductance)為1H不變，修改原副邊電感值(Secondary Inductance)為0.033H左右，也可以保持副邊線圈電感值不變，修改原邊電感值，如圖所示。4.2.2 電路設(shè)計(jì)與仿真電路設(shè)計(jì)與仿真 1. 變壓電路變壓電路 運(yùn)行仿真，直到副邊交流電壓表的讀數(shù)為29V左右。變壓電路的仿真效果如圖4-

14、8所示。TR1TRAN-2P2SAC Volts+28.9220V 50HzAC Volts+220圖圖4-8 變壓電路的仿真圖變壓電路的仿真圖4.2.2 電路設(shè)計(jì)與仿真電路設(shè)計(jì)與仿真 1. 整流及濾波整流及濾波電路電路 整流采用常用的二極管橋式整流電路。在Proteus的元件庫中尋找“BRIDGE”，取出此通用二極管整流橋，放置在電路中，注意接法。 根據(jù)經(jīng)驗(yàn)，一般濾波電路常用的濾波電容有2200F和1100F兩種，但要注意它的耐壓值要大于電路中所承受的電壓，并注意電壓極性的接法是上正下負(fù)，如圖4-9所示。圖圖4-9 整流及濾波電路整流及濾波電路BR12W005GC12200uFD1R17.5

15、k4.2.2 電路設(shè)計(jì)與仿真電路設(shè)計(jì)與仿真 2. 整流及濾波整流及濾波電路電路 一般來說，全波整流之后的電壓平均值為前面變壓器副邊電壓有效值的1.35倍；濾波之后的電壓平均值為全波整流電壓平均值的1.2倍。 注意在圖4-9中，還要在濾波電容兩端并聯(lián)一電源指示電路，即一個(gè)電阻串聯(lián)一個(gè)發(fā)光二極管。電路調(diào)試時(shí)，如果發(fā)光二極管亮，說明濾波之前的電路無故障；否則可判斷出前面電路有問題。 計(jì)算一下與發(fā)光二極管串聯(lián)的電阻值。發(fā)光二極管要想點(diǎn)亮都有一個(gè)最小電流，一般為幾毫安，這里取6mA。發(fā)光二極管導(dǎo)通時(shí)兩端的管壓降在2V左右。而濾波之后的電壓為：電阻就等于其兩端的電壓除以流過它的電流，即：1.35 1.2

16、2947VV 4727.5k6R4.2.2 電路設(shè)計(jì)與仿真電路設(shè)計(jì)與仿真 3. 集成穩(wěn)壓電路集成穩(wěn)壓電路 集成穩(wěn)壓電路的核心器件是LM317，在實(shí)際應(yīng)用中要注意加裝散熱片。為了保護(hù)集成器件在接反的狀態(tài)下不被燒毀，在輸入、輸出端之間以及輸出與調(diào)整端之間分別接反向保護(hù)二極管1N4003，如圖4-10所示。圖圖4-10 集成穩(wěn)壓電路集成穩(wěn)壓電路VI3VO2ADJ1U1LM317LD1R17.5kC210uFR2200D2D3C3100uFVolts+33.5100%RV45.1k4.2.2 電路設(shè)計(jì)與仿真電路設(shè)計(jì)與仿真 3. 集成穩(wěn)壓電路集成穩(wěn)壓電路 關(guān)鍵是對輸出端、調(diào)整端和地之間的兩個(gè)外接電阻的計(jì)

17、算。由于調(diào)整端的輸出電流僅為100mA，可以忽略不計(jì),即認(rèn)為電阻R2和RV4是串聯(lián)。而LM317的輸出端2和調(diào)整端1之間的輸出電壓已知為1.25V，電路的最大輸出電壓為37V，所以滑動變阻器的最大值可以算出。 一般設(shè)R2為100200，典型值為120，這里設(shè)為200。在實(shí)際接線時(shí)，這個(gè)電阻應(yīng)盡可能地靠近LM317元件來接，因?yàn)樗緫?yīng)是LM317的內(nèi)部電阻。 由上面的公式算出滑動變阻器的最大值為5.92k，取典型值5.1k，這樣最大值達(dá)不到37V，理論上只有32V左右，仿真時(shí)顯示為33.5V，有些誤差，并且最小值也比1.25V小。2442001.2537RRVRV45.92kRV 4.2.2 電

18、路設(shè)計(jì)與仿真電路設(shè)計(jì)與仿真 另外，在圖4-10中，電容C2和C3分別起去抖和濾波作用。C2并聯(lián)在滑動變阻器兩端，可防止滑動變阻器在調(diào)節(jié)過程中由于抖動而產(chǎn)生諧波，一般經(jīng)驗(yàn)值為10F。C3為輸出側(cè)二次濾波，其目的是去掉輸出電壓波形中細(xì)小的波紋。C1與C3的關(guān)系一般為22倍。 可調(diào)直流穩(wěn)壓電源的完整電路如圖4-11所示。圖圖4-11 直流可調(diào)穩(wěn)壓電源完整電路直流可調(diào)穩(wěn)壓電源完整電路BR12W005GTR1TRAN-2P2SAC Volts+28.9C12200uFVI3VO2ADJ1U1LM317LRV15.1kD1R17.5kC210uFR2200D2D3C3100uFVolts+2.91220V

19、 50Hz28V 50HzAC Volts+2204.3 數(shù)字鐘數(shù)字鐘 數(shù)字鐘電路是一款經(jīng)典的數(shù)字邏輯電路，它可以是一個(gè)簡單的秒鐘，也可以只計(jì)分和時(shí)，還可以計(jì)秒、分、時(shí)，分別為12小時(shí)制或24小時(shí)制，外加校時(shí)和整點(diǎn)報(bào)時(shí)電路。本題目的設(shè)計(jì)要求為： 能計(jì)秒、分、時(shí)，且為24小時(shí)制； 能進(jìn)行數(shù)字顯示； 分和時(shí)能夠校對； 實(shí)現(xiàn)整點(diǎn)報(bào)時(shí)功能，且音頻為四低一高。4.3.1 核心器件核心器件74LS90簡介簡介 本題目的核心器件是計(jì)數(shù)器。計(jì)數(shù)器的選擇很多，常用的有同步十進(jìn)制計(jì)數(shù)器74HC160以及異步二、五、十進(jìn)制計(jì)數(shù)器74LS90。這里選用74LS90芯片。74LS90的引腳圖如圖4-12所示。圖圖4-1

20、2 74LS90引腳圖引腳圖4.3.1 核心器件核心器件74LS90簡介簡介 在組成計(jì)數(shù)器之前，每個(gè)74LS90都應(yīng)先接成十進(jìn)制計(jì)數(shù)器，如圖4-13所示。圖4-13 74LS90接成的十進(jìn)制計(jì)數(shù)器4.3.1 核心器件核心器件74LS90簡介簡介 74LS90內(nèi)部原理如圖4-14所示，這是一個(gè)異步時(shí)序電路。圖中的S1、S2對應(yīng)于集成芯片的6、7管腳，R1、R2對應(yīng)于集成芯片的2、3管腳，CP0對應(yīng)于14管腳，CP1對應(yīng)于12管腳，Q3、Q2、Q1、Q0分別對應(yīng)于11、8、9、12管腳。圖圖4-14 74LS90的內(nèi)部原理圖的內(nèi)部原理圖JKCPQQJKCPQQJKCPQQJKQQ&SSCP

21、RRCP1201120000111122222103333QQQQ0123SdRdCP34.3.2 分步設(shè)計(jì)與仿真分步設(shè)計(jì)與仿真 1. 計(jì)時(shí)電路計(jì)時(shí)電路 計(jì)時(shí)電路共分三部分：計(jì)秒、計(jì)分和計(jì)時(shí)。其中計(jì)秒和計(jì)分都是60進(jìn)制，而計(jì)時(shí)為24進(jìn)制。難點(diǎn)在于三者之間進(jìn)位信號的實(shí)現(xiàn)。 1) 計(jì)秒、計(jì)分電路 (1) 個(gè)位向十位的進(jìn)位實(shí)現(xiàn)。 用兩片74LS90異步計(jì)數(shù)器接成一個(gè)異步的60進(jìn)制計(jì)數(shù)器。所謂異步60進(jìn)制計(jì)數(shù)器，即兩片74LS90的時(shí)鐘不一致。個(gè)位時(shí)鐘為1Hz方波用來計(jì)秒，十位計(jì)數(shù)器的時(shí)鐘信號需要從個(gè)位計(jì)數(shù)器來提供。4.3.2 分步設(shè)計(jì)與仿真分步設(shè)計(jì)與仿真 把個(gè)位的四個(gè)輸出波形畫出來，如圖4-15所示

22、。由于74LS90是在時(shí)鐘的下降沿到來時(shí)計(jì)數(shù)，所以Q3正好符合要求，在十秒之內(nèi)只給出一個(gè)下降沿，且與第十秒的下降沿對齊。Q2雖然也只產(chǎn)生一個(gè)下降沿，但產(chǎn)生的時(shí)刻不對。這樣，個(gè)位和十位之間的進(jìn)位信號就找到了，把個(gè)位的Q3(11端)連接到十位的CKA(14端)上。圖4-15 74LS90接成的個(gè)位計(jì)數(shù)器時(shí)序圖4.3.2 分步設(shè)計(jì)與仿真分步設(shè)計(jì)與仿真 (2) 六十進(jìn)制的實(shí)現(xiàn)。 當(dāng)計(jì)秒到59時(shí)，希望回00。此時(shí)個(gè)位正好是計(jì)滿十個(gè)數(shù)，不用清零即可自動從9回0；十位應(yīng)接成六進(jìn)制，即從05循環(huán)計(jì)數(shù)。用異步清零法，當(dāng)6出現(xiàn)的瞬間，即Q3Q2Q1Q0=0110時(shí)，同時(shí)給R0(1)和R0(2)高電平，使這個(gè)狀態(tài)變

23、成0000，由于6出現(xiàn)的時(shí)間很短，被0取代。接線如圖4-16所示。 當(dāng)十位計(jì)數(shù)到6時(shí)，輸出0110，其中正好有兩個(gè)高電平，把這兩個(gè)高電平Q2和Q1分別接到74LS90的R0(1)和R0(2)端，即可實(shí)現(xiàn)清零。一旦清零，Q2和Q1都為0，不能再繼續(xù)清零，恢復(fù)正常計(jì)數(shù)，直到下次再同時(shí)為1。 計(jì)分電路和計(jì)秒電路完全一致，只是周期為1秒的時(shí)鐘信號改成了周期為60秒(即1分)的時(shí)鐘信號。4.3.2 分步設(shè)計(jì)與仿真分步設(shè)計(jì)與仿真CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U174LS90A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9R

24、BI5QF15LT3QG14U274LS47CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U374LS90A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U474LS471S圖4-16 74LS90接成的60進(jìn)制計(jì)數(shù)器4.3.2 分步設(shè)計(jì)與仿真分步設(shè)計(jì)與仿真 (3) 秒向分的進(jìn)位信號的實(shí)現(xiàn)。計(jì)分電路中使用74LS20(四輸入與非門)串反相器構(gòu)成與門，如圖4-17所示。 計(jì)分電路的關(guān)鍵問題是找到秒向分的進(jìn)位信號。當(dāng)秒電路計(jì)到59秒時(shí)，產(chǎn)生一個(gè)高電平，計(jì)到60秒時(shí)變?yōu)榈碗娖?，產(chǎn)生一個(gè)下降沿送給計(jì)分電路

25、做時(shí)鐘。 計(jì)秒電路在計(jì)到59秒時(shí)的十位和個(gè)位的狀態(tài)分別為0101和1001，把這四個(gè)1與起來即可(即十位的Q2和Q0、個(gè)位的Q3和Q0)，與的結(jié)果作為進(jìn)位信號。計(jì)分電路與計(jì)秒電路一樣，只是四入與門產(chǎn)生的信號應(yīng)標(biāo)識為59分。4.3.2 分步設(shè)計(jì)與仿真分步設(shè)計(jì)與仿真圖4-17 計(jì)分電路的時(shí)鐘信號CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U174LS90A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U274LS47CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R

26、9(2)7U374LS90A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U474LS471S56U6:C74LS0459秒12456U11:A74LS204.3.2 分步設(shè)計(jì)與仿真分步設(shè)計(jì)與仿真 2) 計(jì)時(shí)電路 用兩片74LS90實(shí)現(xiàn)二十四進(jìn)制計(jì)數(shù)器，首先把兩片74LS90都接成十進(jìn)制，并且兩片之間連接成具有十的進(jìn)位關(guān)系，即接成一百進(jìn)制計(jì)數(shù)器，然后在計(jì)到24時(shí)，十位和個(gè)位同時(shí)清零。計(jì)到24時(shí)，十位的Q1=1，個(gè)位的Q2=1，應(yīng)分別把這兩個(gè)信號連接到雙方芯片的R0(1)和R0(2)端。如個(gè)位的Q2接到兩個(gè)74LS90的R0(1)清零端，十位的Q

27、1接到兩個(gè)74LS90的R0(2)清零端。 計(jì)時(shí)電路的個(gè)位時(shí)鐘信號來自秒、分電路產(chǎn)生59分59秒兩個(gè)信號相與的結(jié)果，如圖4-18所示。計(jì)分和計(jì)時(shí)電路可以先單獨(dú)用秒脈沖調(diào)試，以節(jié)省時(shí)間。聯(lián)調(diào)時(shí)，可把秒脈沖的頻率加大。圖4-18 24進(jìn)制計(jì)時(shí)電路1312U6:D74LS0491012138U11:B74LS20CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U1274LS90A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U1374LS47CKA14Q012CKB1Q19Q28Q311R0(1)2R0(

28、2)3R9(1)6R9(2)7U1474LS90A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U1574LS471098U5:C74LS001110U6:E74LS0459分59秒4.3.2 分步設(shè)計(jì)與仿真分步設(shè)計(jì)與仿真 為了把數(shù)顯集中在一塊，可以直接把時(shí)、分、秒的數(shù)碼管拖到一起。但為了使仿真時(shí)器件管腳的邏輯狀態(tài)顯示不影響數(shù)顯的效果，可以從主菜單中把邏輯狀態(tài)顯示去掉。具體操作為選擇【System】【Set Animation Options】，打開如圖4-19所示的對話框，取消選中“Animation Options”中的“Show Logi

29、c State of Pins?”項(xiàng)后的對勾，然后單擊“OK”按鈕。 CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U174LS90A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U274LS47CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U374LS90A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U474LS471S56U6:C74LS04CKA14Q012CKB1Q19Q28Q311R0(1

30、)2R0(2)3R9(1)6R9(2)7U774LS90A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U874LS47CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U974LS90A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U1074LS4712456U11:A74LS201312U6:D74LS0491012138U11:B74LS20CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U1274L

31、S90A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U1374LS47CKA14Q012CKB1Q19Q28Q311R0(1)2R0(2)3R9(1)6R9(2)7U1474LS90A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U1574LS471098U5:C74LS001110U6:E74LS0459分59秒59分50秒4.3.2 分步設(shè)計(jì)與仿真分步設(shè)計(jì)與仿真 2. 校時(shí)電路校時(shí)電路校時(shí)電路主要完成校分和校時(shí)。選擇校分時(shí)，撥動一次開關(guān)，分自動加1；選擇校時(shí)時(shí)，撥動一次開關(guān)，小時(shí)自動加1。

32、校時(shí)、校分時(shí)應(yīng)切斷秒、分、時(shí)計(jì)數(shù)電路之間的進(jìn)位連線。 1) 去抖動電路去抖動電路主要是由兩個(gè)與非門構(gòu)成的低電平觸發(fā)有效的RS鎖存器，SW1為校時(shí)撥動開關(guān)，無論校分或校時(shí)都撥動該開關(guān)。撥動一個(gè)來回，在U16:B與非門的輸出端產(chǎn)生一個(gè)穩(wěn)定的下降沿。 2) 選擇電路 SW2和SW3都拔到左邊，選擇校時(shí)；SW2撥到右邊、SW4撥到左邊，選擇校分；正常計(jì)數(shù)時(shí)，SW3和SW4都撥到右邊，與校時(shí)電路斷開聯(lián)系。4.3.2 分步設(shè)計(jì)與仿真分步設(shè)計(jì)與仿真 3. 整點(diǎn)報(bào)時(shí)電路整點(diǎn)報(bào)時(shí)電路 整點(diǎn)報(bào)時(shí)，只報(bào)時(shí)不報(bào)分。為了簡化電路，每當(dāng)計(jì)到59分50秒時(shí)開始報(bào)時(shí)，響一秒停一秒，正好響五次。前四次為低音，最后一響為高音。

33、1) 報(bào)時(shí)開始信號 計(jì)到59分50秒時(shí)，分和秒計(jì)數(shù)器的狀態(tài)如下：分十位：Q3Q2Q1Q0=0101 分個(gè)位：Q3Q2Q1Q0=1001秒十位：Q3Q2Q1Q0=0101 其中，計(jì)到59分的信號已有，只需把它和計(jì)秒電路的十位中的Q2Q0相與作為開始報(bào)時(shí)的一個(gè)條件即可。見圖4-22，U17 A和U6 F組成的與門輸出即為報(bào)時(shí)開始信號。 2) 報(bào)時(shí)鎖存信號用秒個(gè)位的計(jì)數(shù)器輸出設(shè)計(jì)四高一低的報(bào)時(shí)鎖存信號?，F(xiàn)在來分析5059秒之間秒個(gè)位的狀態(tài)。4.3.2 分步設(shè)計(jì)與仿真分步設(shè)計(jì)與仿真秒個(gè)位：Q3Q2Q1Q0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1

34、0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 14.3.2 分步設(shè)計(jì)與仿真分步設(shè)計(jì)與仿真 結(jié)合題目要求，通過觀察這些狀態(tài)發(fā)現(xiàn)，秒個(gè)位的 和Q0邏輯與后，正好在秒個(gè)位計(jì)到1、3、5、7時(shí)產(chǎn)生高電平，0、2、4、6時(shí)產(chǎn)生低電平，可作低四聲報(bào)時(shí)的鎖存信號；秒個(gè)位的Q3和Q0邏輯與后，正好在秒個(gè)位為9時(shí)產(chǎn)生高電平，可作高音的報(bào)時(shí)鎖存信號，這樣就產(chǎn)生了兩個(gè)報(bào)時(shí)鎖存信號。 3) 報(bào)時(shí) 把上述分析得到的報(bào)時(shí)開始信號分別和兩個(gè)報(bào)時(shí)鎖存信號相與，產(chǎn)生兩路報(bào)時(shí)鎖存信號，如圖4-22，上面一路為高音報(bào)時(shí)鎖存，下面一路為低音報(bào)時(shí)鎖存。圖中左面三個(gè)兩入與非門實(shí)現(xiàn)的是與或邏輯。 上下兩路報(bào)時(shí)鎖存信號分別與1

35、kHz和500Hz的音頻信號(20Hz20kHz)相與或來驅(qū)動數(shù)字喇叭，實(shí)現(xiàn)整點(diǎn)報(bào)時(shí)功能。這里喇叭使用元件SOUNDER，它接收數(shù)字信號。4.4 串串/并行數(shù)據(jù)轉(zhuǎn)換器并行數(shù)據(jù)轉(zhuǎn)換器 從一個(gè)數(shù)字系統(tǒng)到另一個(gè)數(shù)字系統(tǒng)的串行數(shù)據(jù)發(fā)送通常用來減少傳輸線。比如八位數(shù)據(jù)能被一位一位地通過一根數(shù)據(jù)線發(fā)送出去，而并行方式下發(fā)送同樣的位數(shù)需用八根數(shù)據(jù)線。計(jì)算機(jī)或微處理器通常需要并行格式的輸入數(shù)據(jù)，因此需要串/并行數(shù)據(jù)轉(zhuǎn)換器。在數(shù)字電子技術(shù)中，設(shè)計(jì)一個(gè)串行并行數(shù)據(jù)轉(zhuǎn)換器好像是個(gè)很難的課題。因?yàn)樗羌冇布O(shè)計(jì)，同時(shí)，也是一個(gè)比較新穎的綜合性設(shè)計(jì)題目。結(jié)合Proteus強(qiáng)大的虛擬仿真工具，完成以下設(shè)計(jì)要求： 將一個(gè)具

36、有11位數(shù)據(jù)幀格式的串行數(shù)據(jù)轉(zhuǎn)換成8位并行數(shù)據(jù)并輸出，該串行數(shù)據(jù)具有一個(gè)低電平啟動位和兩個(gè)高電平停止位，先傳送高位數(shù)據(jù)D7，最后傳送低位D0。 在Proteus中畫出原理圖，并仿真設(shè)計(jì)結(jié)果。4.4.1 核心器件簡介核心器件簡介 本設(shè)計(jì)所用到的器件較多，很難說哪個(gè)是核心器件，器件分別為74LS164八位串入并出移位寄存器、八位并入并出移位寄存器(因?yàn)镻roteus里沒找到，這里用兩個(gè)74LS194來代替)、九進(jìn)制計(jì)數(shù)器(這里用74LS160來實(shí)現(xiàn))、單穩(wěn)態(tài)觸發(fā)器74LS123、555定時(shí)器以及JK觸發(fā)器，還有相關(guān)門電路及顯示器件。4.4.2 題目分析與設(shè)計(jì)題目分析與設(shè)計(jì) 首先要了解串行數(shù)據(jù)格式，

37、如圖4-24所示。串行數(shù)據(jù)幀發(fā)送格式一共包含11位。第一位(啟動位)總是0，并且是以一個(gè)下降沿開始的。接下來的八位(D7D0)是數(shù)據(jù)位(其中一位可以是校驗(yàn)位)。最后兩位(停止位)總是1。當(dāng)沒有數(shù)據(jù)傳送時(shí)，數(shù)據(jù)線上是連續(xù)的1。啟動位啟動位停止位停止位 停止位停止位D7D6D5D4D3D2D1D0011圖4-24 串行數(shù)據(jù)幀格式4.4.2 題目分析與設(shè)計(jì)題目分析與設(shè)計(jì) 1. 系統(tǒng)組成框圖系統(tǒng)組成框圖 第一部分是控制觸發(fā)器，其作用是控制系統(tǒng)時(shí)鐘發(fā)生器的作用時(shí)間。串行數(shù)據(jù)直接作為控制觸發(fā)器的時(shí)鐘信號，當(dāng)數(shù)據(jù)的啟動位到來時(shí)，產(chǎn)生一個(gè)下降沿，給觸發(fā)器時(shí)鐘，使觸發(fā)器由低電平轉(zhuǎn)換為高電平，直到下次異步清零后重

38、新觸發(fā)為止。 第二部分是時(shí)鐘發(fā)生器，其作用是給計(jì)數(shù)器和移位寄存器及單穩(wěn)態(tài)觸發(fā)器直接或間接地提供時(shí)鐘信號。時(shí)鐘發(fā)生器的供電信號由前一級的控制觸發(fā)器輸出來提供，只有觸發(fā)器動作后，時(shí)鐘發(fā)生器才開始工作。 第三部分為計(jì)數(shù)器，其作用是控制八位并入并出移位寄存器輸出正確的八位數(shù)據(jù)，及控制單穩(wěn)態(tài)觸發(fā)器，使其定時(shí)給控制觸發(fā)器清零。 第四部分是單穩(wěn)態(tài)觸發(fā)器，主要目的是每當(dāng)一幀數(shù)據(jù)傳送完畢后，給控制觸發(fā)器發(fā)送一個(gè)短的負(fù)脈沖使其清零后重新工作。 最后一部分是移位寄存器電路，其作用是把一幀數(shù)據(jù)以串行移位方式移入寄存器并鎖存，在計(jì)數(shù)器的控制下當(dāng)八位有效數(shù)據(jù)全部移入后，一次性輸出。4.4.2 題目分析與設(shè)計(jì)題目分析與設(shè)計(jì)

39、JQCKRC九進(jìn)制計(jì)數(shù)器QC1串行數(shù)據(jù)輸入ENQTC控制觸發(fā)器時(shí)鐘發(fā)生器CLKCLKC8位并入并出移位寄存器C8位串入并出移位寄存器DQ0Q1Q2Q3Q4Q5Q6Q7D0D1D2D3D4D5D6D7并行數(shù)據(jù)輸出單穩(wěn)態(tài)觸發(fā)器LOAD圖4-25 系統(tǒng)電路結(jié)構(gòu)框圖4.4.2 題目分析與設(shè)計(jì)題目分析與設(shè)計(jì) 2. 題目設(shè)計(jì)分析題目設(shè)計(jì)分析 電路的核心器件是計(jì)數(shù)器，究竟是幾進(jìn)制計(jì)數(shù)器，要根據(jù)整個(gè)系統(tǒng)的電路配置和連接來決定。如果以串行數(shù)據(jù)來啟動時(shí)鐘發(fā)生器，那么串行數(shù)據(jù)的第一位即啟動位(總是低電平)將作為移位寄存器的第一位數(shù)據(jù)進(jìn)入移位寄存器，而這一位不是有效的數(shù)據(jù)位，必須剔除。這樣，計(jì)數(shù)器就需要九進(jìn)制，當(dāng)計(jì)到

40、第九位時(shí)，實(shí)際是第八位有效數(shù)據(jù)，即輸出數(shù)據(jù)，同時(shí)產(chǎn)生清零信號給控制觸發(fā)器，控制觸發(fā)器清零后并不立即工作，因?yàn)榇藭r(shí)應(yīng)該接著傳送兩位數(shù)據(jù)停止位(都是高電平)。由于沒有下降沿出現(xiàn)，故觸發(fā)器無時(shí)鐘信號，不產(chǎn)生高電平輸出，因此系統(tǒng)時(shí)鐘發(fā)生器不起作用，后續(xù)移位寄存器的計(jì)數(shù)器等都無法工作，直到啟動位到來。 4.4.2 題目分析與設(shè)計(jì)題目分析與設(shè)計(jì) 2. 題目設(shè)計(jì)分析題目設(shè)計(jì)分析 系統(tǒng)設(shè)計(jì)方案可以有多種，根據(jù)以上分析，在Proteus 中設(shè)計(jì)的系統(tǒng)電路如圖4-26所示。 圖中，用JK觸發(fā)器作為控制觸發(fā)器，注意一定要選用下降沿時(shí)鐘觸發(fā)器。用555定時(shí)器接成多諧振蕩器來完成時(shí)鐘發(fā)生器，周期為1s。與周期計(jì)算有關(guān)的

41、兩個(gè)電阻和電容分別為1M和0.47F?？刂朴|發(fā)器和時(shí)鐘發(fā)生器之間接的兩個(gè)反相器不可缺少，其作用是增加延時(shí)環(huán)節(jié)，使時(shí)鐘的產(chǎn)生稍滯后于串行數(shù)據(jù)，確保移位寄存器移入正確的數(shù)據(jù)。 串行移位寄存器使用74LS164，并行八位移位寄存器用兩片雙向移位寄存器74LS194來代替。串行移位寄存器的數(shù)據(jù)輸入即串行數(shù)據(jù)(每幀11位，包括1位啟動位和兩位停止位)。串行移位寄存器的時(shí)鐘直接來自時(shí)鐘發(fā)生器，而并行移位寄存器的時(shí)鐘是通過九進(jìn)制計(jì)數(shù)器把時(shí)鐘發(fā)生器九分頻后產(chǎn)生的。兩片74LS194接成并行移位方式，即S1、S0都接高電平，時(shí)鐘并聯(lián)。 4.4.2 題目分析與設(shè)計(jì)題目分析與設(shè)計(jì) 2. 題目設(shè)計(jì)分析題目設(shè)計(jì)分析 計(jì)

42、數(shù)器采用74LS160十進(jìn)制計(jì)數(shù)器，它對時(shí)鐘發(fā)生器的輸出脈沖進(jìn)行計(jì)數(shù)，當(dāng)計(jì)到9時(shí)，通過門電路組合邏輯產(chǎn)生一個(gè)周期為1s的脈沖信號，一方面給八位并行移位寄存器作為時(shí)鐘信號，另一方面給單穩(wěn)態(tài)觸發(fā)器作為觸發(fā)信號。九進(jìn)制計(jì)數(shù)器電路如圖4-27所示。圖中九進(jìn)制計(jì)數(shù)輸出脈沖的產(chǎn)生本來可以用與門，而用了一個(gè)與非門和反相器，目的是為了增加延時(shí)，完成移位數(shù)據(jù)后再輸出。 在圖4-27中，計(jì)數(shù)器的終端輸出為Q3、Q0相與后再和時(shí)鐘發(fā)生器產(chǎn)生的時(shí)鐘信號相與，目的是得到一個(gè)1秒內(nèi)先高后低的脈沖信號，而不是一個(gè)高電平。這個(gè)信號的后半周給單穩(wěn)態(tài)電路一個(gè)觸發(fā)電平。同時(shí)應(yīng)注意九進(jìn)制計(jì)數(shù)器電路的復(fù)位信號的產(chǎn)生，即當(dāng)給控制觸發(fā)器清

43、零時(shí)，同時(shí)也必須給九進(jìn)制計(jì)數(shù)器清零。 4.4.2 題目分析與設(shè)計(jì)題目分析與設(shè)計(jì)圖4-26 Proteus中系統(tǒng)電路實(shí)現(xiàn)R4DC7Q3GND1VCC8TR2TH6CV5U1555J3Q5CLK1K2Q6S4R15U2:A74LS112C1100nFR11000kR21000kC20.47uFD03D14D25D36SR2SL7CLK11S09S110MR1Q015Q114Q213Q312U474LS194D03D14D25D36SR2SL7CLK11S09S110MR1Q015Q114Q213Q312U574LS194D03Q014D14Q113D25Q212D36Q311RCO15ENP7EN

44、T10CLK2LOAD9MR1U674LS160CX14RX/CX15A1B2MR3Q13Q4U9:A74LS123R310C30.01uFSRG8RC1/-&1D1324561081112913U374LS164Data in12456U12:A74LS2012U8:A74LS0434U8:B74LS04U13NOT1234567820191817161514139101211U14LED-BARGRAPH-GRN4.4.2 題目分析與設(shè)計(jì)題目分析與設(shè)計(jì) 計(jì)數(shù)器采用74LS160十進(jìn)制計(jì)數(shù)器，它對時(shí)鐘發(fā)生器的輸出脈沖進(jìn)行計(jì)數(shù)，當(dāng)計(jì)到9時(shí)，通過門電路組合邏輯產(chǎn)生一個(gè)周期為1s的脈沖信號，一方面給八位并行移位寄存器作為時(shí)鐘信號，另一方面給單穩(wěn)態(tài)觸發(fā)器作為觸發(fā)信號。九進(jìn)制計(jì)數(shù)器電路如圖4-27所示。圖中九進(jìn)制計(jì)數(shù)輸出脈沖的產(chǎn)生本來可以用與門，而用了一個(gè)與非門和反相器，目的是為了增加延