組成原理復(fù)習(xí)題及答案(綜合)

1、 組成原理復(fù)習(xí)題（綜合）1、一個(gè)C語(yǔ)言程序在一臺(tái)32位機(jī)器上運(yùn)行。程序中定義了三個(gè)變量x、y和z，其中x和z為int型，y為short型。當(dāng)x=127，y=-9時(shí)，執(zhí)行賦值語(yǔ)句z=x+y后，x、y和z的值分別是(2009原題、第一章：計(jì)算機(jī)系統(tǒng)概述)x=0000007FH，y=FFF9H，z=00000076Hx=0000007FH，y=FFF9H，z=FFFF0076Hx=0000007FH，y=FFF7H，z=FFFF0076Hx=0000007FH，y=FFF7H，z=00000076H2、用某個(gè)寄存器的值做操作數(shù)地址的尋址方式稱為（ ）尋址。 直接 間接 寄存器 寄存器間接3、堆棧尋址

2、方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP所指示的棧頂單元，如果進(jìn)棧的操作是：(A)-MSP, (SP)-1-SP, 那么出棧的操作應(yīng)為： (MSP)A, (SP)+1SP (SP)+1SP, (MSP)A (SP)-1SP, (MSP)A (MSP)A, (SP)-1SP4、變址尋址方式中，操作數(shù)的有效地址等于： 基值寄存器內(nèi)容加上形式地址（位移量） 堆棧指示器內(nèi)容加上形式地址（位移量） 變址寄存器內(nèi)容加上形式地址（位移量） 程序記數(shù)器內(nèi)容加上形式地址（位移量）5、從以下有關(guān)RISC的描述中，選擇最合適的答案。 采用RISC技術(shù)后，計(jì)算機(jī)的體系結(jié)構(gòu)又恢復(fù)到早期的比較簡(jiǎn)單的情況。 為

3、了實(shí)現(xiàn)兼容，新設(shè)計(jì)的RISC，是從原來CISC系統(tǒng)的指令系統(tǒng)中挑選一部分實(shí)現(xiàn)的。 RISC的主要目標(biāo)是減少指令數(shù)，提高指令執(zhí)行效率。 RISC設(shè)有乘、除法指令和浮點(diǎn)運(yùn)算指令。6、采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要占用一個(gè)（ ）的時(shí)間。 A.指令周期 B. 機(jī)器周期 C. 存儲(chǔ)周期 D. 總線周期7、在中斷響應(yīng)過程中，（ ）操作可以通過執(zhí)行程序?qū)崿F(xiàn)。關(guān)中斷 保護(hù)斷點(diǎn) 保護(hù)現(xiàn)場(chǎng) 讀取中斷向量8、下列陳述中正確的是：在DMA周期內(nèi)，CPU不能執(zhí)行程序中斷發(fā)生時(shí)，CPU首先執(zhí)行入棧指令將程序計(jì)數(shù)器內(nèi)容保護(hù)起來DMA傳送方式中，DMA控制器每傳送一個(gè)數(shù)據(jù)就竊取一個(gè)指令周期輸入輸出操作的最終目的

4、是要實(shí)現(xiàn)CPU與外設(shè)之間的數(shù)據(jù)傳輸9、中斷向量地址是：子程序入口地址中斷服務(wù)程序入口地址中斷服務(wù)程序入口地址指示器10、在關(guān)中斷狀態(tài)，不可響應(yīng)的中斷是：可屏蔽中斷 硬件中斷 軟件中斷 不可屏蔽中斷11、為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的方法是采用：通用寄存器 堆棧 存儲(chǔ)器 外存12、 在集中式總線仲裁中，（ ）方式對(duì)電路故障最敏感。菊花鏈方式 獨(dú)立請(qǐng)求方式 分布式 計(jì)數(shù)器定時(shí)查詢方式13、計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)：減少了信息傳輸量 提高了信息傳輸?shù)乃俣?減少了信息傳輸線的條數(shù) 加重了CPU的工作量14、下列數(shù)中最小的數(shù)為（）：101001B 52Q 29D 2

5、33H15、一個(gè)8位二進(jìn)制整數(shù)，采用補(bǔ)碼表示，且由3個(gè)“1”和5個(gè)“0”組成，則其最小值是（）：-127 -32 -125 -316、若某數(shù)x的真值為-0.1010，在計(jì)算機(jī)中該數(shù)表示為1.0110，則該數(shù)所用的編碼方法是（）碼：原 補(bǔ) 反 移17、某數(shù)在計(jì)算機(jī)中用8421BCD碼表示為0111 1000 1001，其真值是：789D 789H 1887D 11110001001B18、下面說法正確的是半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶半導(dǎo)體RAM屬揮發(fā)性存儲(chǔ)器，而靜態(tài)的RAM存儲(chǔ)信息是非揮發(fā)性的靜態(tài)RAM、動(dòng)態(tài)RAM都屬揮發(fā)性存儲(chǔ)器，斷電后存儲(chǔ)的信息將消失ROM不用刷新，且集成度

6、比動(dòng)態(tài)RAM高，斷電后存儲(chǔ)的信息將消失19、存儲(chǔ)單元是指：存放一個(gè)二進(jìn)制信息位的存儲(chǔ)元存放一個(gè)機(jī)器字的所有存元集合存放一個(gè)字節(jié)的所有存儲(chǔ)元集合存放兩個(gè)字節(jié)的所有存儲(chǔ)元集合20、系統(tǒng)總線中地址線的功能是：選擇主存單元地址 選擇進(jìn)行信息傳輸?shù)脑O(shè)備選擇外存地址 指定主存和I/O設(shè)備接口電路的地址21、采用串行接口進(jìn)行7位ASCII碼傳送，帶有1位奇校驗(yàn)位，l位起始位和1位停止位,當(dāng)傳輸率為9600波特時(shí)，字符傳送速率為：960 873. 1372 48022、同步通信之所以比異步通信具有較高的傳輸速率，是因?yàn)椋和酵ㄐ挪恍枰獞?yīng)答信號(hào)且總線長(zhǎng)度比較短同步通信用一個(gè)公共的時(shí)鐘信號(hào)進(jìn)行同步同步通信中，各部

7、件存取時(shí)間比較接近以上各項(xiàng)因素的綜合結(jié)果23、在集中式總線仲裁中，（ ）方式響應(yīng)時(shí)間最快。鏈?zhǔn)讲樵?獨(dú)立請(qǐng)求 計(jì)數(shù)器定時(shí)查詢 分布24、計(jì)算機(jī)系統(tǒng)的輸入輸出接口是( )之間的交接界面。CPU與存儲(chǔ)器 存儲(chǔ)器與外圍設(shè)備主機(jī)與外圍設(shè)備 CPU與系統(tǒng)總線25、控制器、運(yùn)算器和存儲(chǔ)器合起來一般稱為（）：I/O部件 內(nèi)存儲(chǔ)器 外存儲(chǔ)器 主機(jī)26、馮諾依曼機(jī)工作方式的基本特點(diǎn)是（）：按地址訪問并順序執(zhí)行指令 精確結(jié)果處理 存儲(chǔ)器按內(nèi)部地址訪問 自動(dòng)工作27、輸入、輸出設(shè)備以及輔助存儲(chǔ)器一般統(tǒng)稱為（ ）：I/O系統(tǒng) 外圍設(shè)備 外存儲(chǔ)器 執(zhí)行部件28、計(jì)算機(jī)硬件能直接識(shí)別和執(zhí)行的語(yǔ)言是（ ）：高級(jí)語(yǔ)言 匯編語(yǔ)

8、言 機(jī)器語(yǔ)言 符號(hào)語(yǔ)言29、采用虛擬存儲(chǔ)器的主要目的是提高主存儲(chǔ)器的存取速度 擴(kuò)大存儲(chǔ)器空間，并能進(jìn)行自動(dòng)管理提高外存儲(chǔ)器的存取速度 擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間30、指令系統(tǒng)中采用不尋址方式的目的主要是( )實(shí)現(xiàn)存儲(chǔ)程序和程序控制 縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性可以直接訪問外存 提供擴(kuò)展操作碼的可能并降低指令譯碼難度31、一般機(jī)器周期的時(shí)間是根據(jù)（ ）來規(guī)定的。主存中讀取一個(gè)指令字的時(shí)間 主存中讀取一個(gè)數(shù)據(jù)字的時(shí)間主存中寫入一個(gè)數(shù)據(jù)字的時(shí)間 主存中讀取一個(gè)數(shù)據(jù)字的時(shí)間32、存放微程序的控制存儲(chǔ)器稱為：高速緩沖存儲(chǔ)器控制存儲(chǔ)器 虛擬存儲(chǔ)器主存儲(chǔ)器33、以下敘述中正確描述的句子是：同一個(gè)C

9、PU周期中，可以并行執(zhí)行的微操作叫相容性微操作同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相交性微操作同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫排他性微操作34、計(jì)算機(jī)操作的最小時(shí)間單位是：時(shí)鐘周期 指令周期 CPU周期 微指令周期35、下列部件中不屬于控制器的是：IR 操作控制器 PC PSW36、同步控制是:只適用于CPU控制的方式 只適用于外圍設(shè)備控制的方式由統(tǒng)一時(shí)序信號(hào)控制的方式 所有指令執(zhí)行時(shí)間都相同的方式37、在CPU中跟蹤指令后繼地址的寄存器是：MAR PC IR PSW38、采用DMA方式傳遞數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要占用一個(gè)

10、 時(shí)間。指令周期 時(shí)鐘周期 機(jī)器周期 存儲(chǔ)周期39、某計(jì)算機(jī)處理器主頻為50MHz，采用定時(shí)查詢方式控制設(shè)備A的I/O，查詢程序運(yùn)行一次所用的時(shí)鐘周期數(shù)至少為500。在設(shè)備A工作期間，為保證數(shù)據(jù)不丟失，每秒需對(duì)其查詢至少200次，則CPU用于設(shè)備A的I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比至少是 (2011年原題、第八章：輸入輸出系統(tǒng))0.02% 0.05% 0.20% 0.50%40、在系統(tǒng)總線的數(shù)據(jù)線上，不可能傳輸?shù)氖?(2011年原題、第六章：總線系統(tǒng))指令 操作數(shù) 握手（應(yīng)答）信號(hào) 中斷類型號(hào)41、假定不采用Cache和指令預(yù)取技術(shù)，且機(jī)器處于“開中斷”狀態(tài)，則在下列有關(guān)指令執(zhí)行的敘述中，

11、錯(cuò)誤的是 (2011年原題、第八章：輸入輸出系統(tǒng))每個(gè)指令周期中CPU都至少訪問內(nèi)存一次每個(gè)指令周期一定大于或等于一個(gè)CPU時(shí)鐘周期空操作指令的指令周期中任何寄存器的內(nèi)容都不會(huì)被改變當(dāng)前程序在每條指令執(zhí)行結(jié)束時(shí)都可能被外部中斷打斷42、下列給出的指令系統(tǒng)特點(diǎn)中，有利于實(shí)現(xiàn)指令流水線的是 (2011年原題、第四章：指令系統(tǒng)) . 指令格式規(guī)整且長(zhǎng)度一致 、指令和數(shù)據(jù)按邊界對(duì)齊存放 、只有Load/Store指令才能對(duì)操作數(shù)進(jìn)行存儲(chǔ)訪問僅、 僅、 僅、 、43、某機(jī)器有一個(gè)標(biāo)志寄存器，其中有進(jìn)位/借位標(biāo)志CF、零標(biāo)志ZF、符號(hào)標(biāo)志SF和溢出標(biāo)志OF，條件轉(zhuǎn)移指令bgt（無符號(hào)整數(shù)比較大于時(shí)轉(zhuǎn)移）的

12、轉(zhuǎn)移條件是 (2011年原題、第五章：中央處理器)CF+OF=1 /SF+ZF=1 /(CF+ZF)=1 /(CF+SF)=144、偏移尋址通過將某個(gè)寄存器內(nèi)容與一個(gè)形式地址相加而生成有效地址。下列尋址方式中，不、屬于偏移尋址方式的是 (2011年原題、第四章：指令系統(tǒng))間接尋址 基址尋址 相對(duì)尋址 變址尋址45、某計(jì)算機(jī)存儲(chǔ)器按字節(jié)編址，主存地址空間大小為64MB，現(xiàn)用4M×8位的RAM芯片組成32MB的主存儲(chǔ)器，則存儲(chǔ)器地址寄存器MAR的位數(shù)至少是 (2011年原題、第三章：存儲(chǔ)系統(tǒng))22位 23位 25位 26位46、下列各類存儲(chǔ)器中，不采用隨機(jī)存取方式的是 (2011年原題、

13、第三章：存儲(chǔ)系統(tǒng))EPROM CDROM DRAM SRAM47、下列選項(xiàng)中，描述浮點(diǎn)數(shù)操作速度指標(biāo)的是 (2011年原題、第二章：運(yùn)算方法和運(yùn)算器)MIPS CPI IPC MFLOPS48、假定一臺(tái)計(jì)算機(jī)的顯示存儲(chǔ)器用DRAM芯片實(shí)現(xiàn)，若要求顯示分辨率為1600×1200，顏色深度為24位，幀頻為85HZ，顯示總帶寬的50%用來刷新屏幕，則需要的顯存總帶寬至少約為（ ）(2010年原題、第七章：外圍設(shè)備) 245 Mbps979 Mbps1958 Mbps7834 Mbps49、單級(jí)中斷系統(tǒng)中，中斷服務(wù)程序執(zhí)行順序是（ ）(2010年原題、第八章：輸入輸出系統(tǒng)) I 保護(hù)現(xiàn)場(chǎng) 開

14、中斷 關(guān)中斷 保存斷點(diǎn)V 中斷事件處理 恢復(fù)現(xiàn)場(chǎng) 采訪中斷返回IVIVVIV50、下列不會(huì)引起指令流水阻塞的是（ ）(2010年原題、第五章：中央處理器) 數(shù)據(jù)旁路數(shù)據(jù)相關(guān)條件轉(zhuǎn)移資源沖突51、下列寄存器中，匯編語(yǔ)言程序員可見的是（ ）(2010年原題、第五章：中央處理器) 存儲(chǔ)器地址寄存器（MAR）程序計(jì)數(shù)器（PC）存儲(chǔ)器數(shù)據(jù)寄存器（MDR）指令寄存器（IR）52、下列命令組合情況中，一次訪存過程中，不可能發(fā)生的是（ ）(2012年原題、第三章：存儲(chǔ)系統(tǒng)) TLB未命中，Cache未命中，Page未命中TLB未命中，Cache命中，Page命中TLB命中，Cache未命中，Page命中TLB

15、命中，Cache命中，Page未命中53、下列有關(guān)RAM和ROM的敘述中，正確的是（ ）(2010年原題、第三章：存儲(chǔ)系統(tǒng)) I RAM是易失性存儲(chǔ)器，ROM是非易失性存儲(chǔ)器II RAM和ROM都采用隨機(jī)存取方式進(jìn)行信息訪問III RAM和ROM都可用作Cache IV RAM和ROM都需要進(jìn)行刷新僅I和II僅II和III僅I，II，III僅II，III，IV54、假定用若干個(gè)2k×4位芯片組成一個(gè)8k×8位存儲(chǔ)器，則地址0B1FH所在芯片的最小地址是（ ）(2010年原題、第三章：存儲(chǔ)系0000H0600H0700H0800H55、假定變量i，f，d數(shù)據(jù)類型分別為int，

16、float和double（int用補(bǔ)碼表示，float和double分別用IEEE754單精度和雙精度浮點(diǎn)數(shù)據(jù)格式表示），已知i=785，f=1.5678E3，d=1.5E100、若在32位機(jī)器中執(zhí)行下列關(guān)系表達(dá)式，則結(jié)果為真是（ ）(2010年原題、第二章：運(yùn)算方法和運(yùn)算器) （I）i=(int) (float)I （II）f=(float) (int) f （）f=(float) (double) f （IV）(d+f)-d=f 僅I和II僅I和III僅II和III僅III和IV56、下列選項(xiàng)中，能引起外部中斷的事件是(2009年原題、第八章：輸入輸出系統(tǒng))鍵盤輸入 除數(shù)為0 浮點(diǎn)運(yùn)算下溢

17、 訪存缺頁(yè)57、假設(shè)某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由Cache和主存組成。某程序執(zhí)行過程中訪存1000次，其中訪問Cache缺失（未命中）50次，則Cache的命中率是(2009年原題、第三章：存儲(chǔ)系統(tǒng))5% 9.5% 50% 95%58、假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸4字節(jié)信息，一個(gè)總線周期占用2個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為10MHz，則總線帶寬是(2009年原題、第六章：總線系統(tǒng))10MB/s 20MB/s 40MB/s 80MB/s59、相對(duì)于微程序控制器，硬布線控制器的特點(diǎn)是(2009年原題、第五章：中央處理器)指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難指

18、令執(zhí)行度快，指令功能的修改和擴(kuò)展容易指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難60、某計(jì)算機(jī)的指令流水線由四個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間（忽略各功能段之間的緩存時(shí)間）分別為90ns、80ns、70ns和60ns，則該計(jì)算機(jī)的CPU時(shí)鐘周期至少是(2009年原題、第五章：中央處理器)90ns 80ns 70ns 60ns61、下列關(guān)于RISC的敘述中，錯(cuò)誤的是(2009年原題、第五章：中央處理器)RISC普遍采用微程序控制器 RISC大多數(shù)指令在一個(gè)時(shí)鐘周期內(nèi)完成RISC的內(nèi)部通用寄存器數(shù)量相對(duì)CISC多RISC的指令數(shù)、尋址方式和指令格式種類相對(duì)CISC少62、某機(jī)器字長(zhǎng)16位，主存按字節(jié)

19、編址，轉(zhuǎn)移指令采用相對(duì)尋址，由兩個(gè)字節(jié)組成，第一字節(jié)為操作碼字段，第二字節(jié)為相對(duì)位移量字段。假定取指令時(shí)，每取一個(gè)字節(jié)PC自動(dòng)加1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對(duì)位移量字段的內(nèi)容為06H，則該轉(zhuǎn)移指令成功轉(zhuǎn)移后的目標(biāo)地址是(2009年原題、第四章：指令系統(tǒng))2006H 2007H 2008H 2009H63、某計(jì)算機(jī)主存容量為64KB，其中ROM區(qū)為4KB，其余為RAM區(qū)，按字節(jié)編址?，F(xiàn)要用2K×8位的ROM芯片和4K×4位的RAM芯片來設(shè)計(jì)該存儲(chǔ)器，則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是(2009年原題、第三章：存儲(chǔ)系統(tǒng))1，15 2，l5 1，30

20、 2，3064、浮點(diǎn)數(shù)加、減運(yùn)算過程一般包括對(duì)階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為5位和7位（均含2位符號(hào)位）。若有兩個(gè)數(shù)X=27×29/32，Y=25×5/8，則用浮點(diǎn)加法計(jì)算X+Y的最終結(jié)果是(2009原題、第二章：運(yùn)算方法和運(yùn)算器)00111 1100010 00111 0100010 01000 0010001 發(fā)生溢出66、馮偌依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲(chǔ)器中，CPU區(qū)分它們的依據(jù)是(2009原題、第一章：計(jì)算機(jī)系統(tǒng)概述)指令操作碼的譯碼結(jié)果 指令和數(shù)據(jù)的尋址方式指令周期的不同階段 指令和數(shù)據(jù)

21、所在的存儲(chǔ)單元67、某SRAM芯片，存儲(chǔ)容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為： 64，16 16，64 64，8 16，1668、計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指： RAM存貯器 ROM存貯器 主存貯器 內(nèi)存貯器和外存貯器69、交叉存儲(chǔ)器實(shí)質(zhì)上是一種（ ）存儲(chǔ)器，它能執(zhí)行獨(dú)立的讀寫操作多模塊，并行 多模塊，串行 整體式，并行 整體式，串行70、相聯(lián)存儲(chǔ)器是按( )進(jìn)行尋址的存儲(chǔ)器地址指定方式 堆棧存取方式 內(nèi)容指定方式 地址指定與堆棧存取方式結(jié)合71、單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)經(jīng)常需采( )堆棧尋址方式 立即尋址方式 隱含尋址方

22、式 間接尋址方式72、寄存器間接尋址方式中，操作數(shù)處在( )通用寄存器 堆棧 主存儲(chǔ)器 程序計(jì)數(shù)器73、計(jì)算機(jī)的外圍設(shè)備是指：輸入/輸出設(shè)備 外存設(shè)備 通信設(shè)備 除主機(jī)外的其他設(shè)備74、下列外存中，屬于順序存取存儲(chǔ)器的是：U盤 硬盤 磁帶 光盤75、顯示器的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)應(yīng)該為：256位 8位 7位 16位76、CRT的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)應(yīng)該為：256位 8位 7位 16位77、指令的尋址方式有順序和跳躍兩種，采用跳躍尋址方式，可以實(shí)現(xiàn)( )堆棧尋址程序的條件轉(zhuǎn)移程序的無條件轉(zhuǎn)移程序的條件轉(zhuǎn)移或無條件轉(zhuǎn)移78、float型數(shù)據(jù)通常用IEE

23、E754單精度浮點(diǎn)數(shù)格式表示.若編譯器將float型變量x分配在一個(gè)32位浮點(diǎn)寄存器FR!中,且x=-8.25, 則FR1的內(nèi)容是( )C1040000H C2420000H C1840000H C1C20000H79、不屬于ALU的部件有( )加法器或乘法器 移位器 邏輯運(yùn)算部件 指令寄存器80、處理器中的ALU采用( )來實(shí)現(xiàn)時(shí)序電路 組合邏輯電路 控制電路 模擬電路81、當(dāng)且僅當(dāng)( )發(fā)生時(shí), 稱為浮點(diǎn)數(shù)溢出(上溢)階碼上溢 尾數(shù)上溢 尾數(shù)與階碼同時(shí)上溢 尾數(shù)或階碼上溢82、某浮點(diǎn)數(shù)采用IEEE754單精度格式表示為C5100000H,則該數(shù)的值是( )(注:選項(xiàng)中 內(nèi)的值為上標(biāo)-1.1

24、25*210 -1.125*211 -0.125*210 -0.125*21183、在C程序中,int類型的變量x的值為-1088。程序執(zhí)行時(shí)，x先被存放在16位的寄存器R1中，然后被算術(shù)右移4位。則此時(shí)R1 中的內(nèi)容以16進(jìn)制表示是（ ）FBC0H FFBCH 0FBCH 87BCH84、補(bǔ)碼表示的8位二進(jìn)制定點(diǎn)小數(shù)所能表示數(shù)值的范圍是( )-0.1111111B0.1111111B-1.0000000B0.1111111B-0.1111111B1.0000000B-1.0000000B1.0000000B85、在定點(diǎn)小數(shù)計(jì)算機(jī)中, ( )的原碼與補(bǔ)碼相同.-0.5 1 -0.1 -186、

25、下列數(shù)中最大的是( )10000000B 125O 10000110(BCD碼) 55H87、在計(jì)數(shù)器定時(shí)查詢方式下，若每次計(jì)數(shù)從0開始，則()設(shè)備號(hào)小的優(yōu)先級(jí)高 設(shè)備號(hào)大的優(yōu)先級(jí)高每個(gè)設(shè)備使用總線的機(jī)會(huì)相同 以上都不對(duì)88、在集中式總線仲裁中，()方式相應(yīng)最快。鏈?zhǔn)讲樵?獨(dú)立請(qǐng)求 計(jì)數(shù)器定時(shí)查詢 不能確定89、系統(tǒng)總線是指()運(yùn)算器、控制器、寄存器之間的連接部件運(yùn)算器、寄存器、主存之間的連接部件運(yùn)算器、寄存器、外圍設(shè)備之間的連接部件CPU、主存、外圍設(shè)備之間的連接部件90、某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為：+（1 -2-32 ） +（1 -2-

26、31 ） 2-32 2-3191、若浮點(diǎn)數(shù)尾數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是： 階符與數(shù)符相同為規(guī)格化數(shù) 階符與數(shù)符相異為規(guī)格化數(shù) 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù) 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)92、算術(shù) / 邏輯運(yùn)算單元74181ALU可完成： 16種算術(shù)運(yùn)算功能 16種邏輯運(yùn)算功能 16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能 4位乘法運(yùn)算和除法運(yùn)算功能93、在主存和CPU之間增加cache的目的是增加內(nèi)存容量 提高內(nèi)存的可靠性解決CPU與內(nèi)存之間的速度匹配問題 增加內(nèi)存容量，同時(shí)加快存取速度94、存儲(chǔ)周期是指存儲(chǔ)器的讀出時(shí)間 存儲(chǔ)器進(jìn)行連續(xù)讀和寫操作所

27、允許的最短時(shí)間間隔存儲(chǔ)器的寫入時(shí)間 存儲(chǔ)器進(jìn)行連續(xù)寫操作所允許的最短時(shí)間間隔95、浮點(diǎn)數(shù)加、減運(yùn)算過程一般包括對(duì)階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為5位和7位（均含2位符號(hào)位）。若有兩個(gè)數(shù)X=27×29/32，Y=25×5/8，則用浮點(diǎn)加法計(jì)算X+Y的最終結(jié)果是(2009原題、第一章：計(jì)算機(jī)系統(tǒng)概述)00111 1100010 00111 010001001000 0010001 發(fā)生溢出96、某計(jì)算機(jī)的Cache共有16塊，采用2路組相聯(lián)映射方式（即每組2塊）。每個(gè)主存塊大小為32字節(jié)，按字節(jié)編址。主存129號(hào)單元所在

28、主存塊應(yīng)裝入到的Cache組號(hào)是(2009原題、第三章：存儲(chǔ)系統(tǒng))0 2 4 697、下列選項(xiàng)中，能縮短程序執(zhí)行時(shí)間的措施是（ ）(2010年原題、第五章：中央處理器) I提高CPU時(shí)鐘頻率，II優(yōu)化數(shù)據(jù)通過結(jié)構(gòu)，III對(duì)程序進(jìn)行編譯優(yōu)化僅I和II 僅I和III 僅II和III I，II，III98、假定有4個(gè)整數(shù)用8位補(bǔ)碼分別表示r1=FEH，r2=F2H，r3=90H，r4=F8H，若將運(yùn)算結(jié)果存放在一個(gè)8位寄存器中，則下列運(yùn)算會(huì)發(fā)生溢出的是（ ）(2010年原題、第二章：運(yùn)算方法和運(yùn)算器) r1×r2 r2×r3r1×r4r2×r499、下列選項(xiàng)中

29、的英文縮寫均為總路線標(biāo)準(zhǔn)的是（ ）(2010年原題、第六章：總線系統(tǒng)) PCI，CRT，USB，EISAISA，CPI，VESA，EISAISA，SCSI，RAM，MIPSISA，EISA，PCI，PCI-Express100、float型數(shù)據(jù)通常用IEEE 754單精度浮點(diǎn)數(shù)格式表示。若編譯器將float型變量x分配在一個(gè)32位浮點(diǎn)寄存器FR1中，且x=-8.25，則FR1的內(nèi)容是 (2011年原題、第二章：運(yùn)算方法和運(yùn)算器)C104 0000H C242 0000H C184 0000H C1C2 0000H101、下列給出的指令系統(tǒng)特點(diǎn)中，有利于實(shí)現(xiàn)指令流水線的是 (2011年原題、第五

30、章：中央處理器) . 指令格式規(guī)整且長(zhǎng)度一致 、指令和數(shù)據(jù)按邊界對(duì)齊存放 、只有Load/Store指令才能對(duì)操作數(shù)進(jìn)行存儲(chǔ)訪問僅、 僅、 僅、 、102、某計(jì)算機(jī)有五級(jí)中斷L4L0，中斷屏蔽字為M4M3M2M1M0，Mi=1（0i4）表示對(duì)Li級(jí)中斷進(jìn)行屏蔽。若中斷響應(yīng)優(yōu)先級(jí)從高到低的順序是L4L0L2L1L3 ，則L1的中斷處理程序中設(shè)置的中斷屏蔽字是(2011年原題、第八章：輸入輸出系統(tǒng))11110 01101 00011 01010 判斷題103、分辨率指顯示器所能表示的像素個(gè)數(shù)，像素越密，分辨率越高，圖像越模糊。104、引入操作數(shù)尋址方式目的有：縮短指令長(zhǎng)度、擴(kuò)大尋址范圍、提高編程靈

31、活性等。105、指令系統(tǒng)指一臺(tái)計(jì)算機(jī)中所有機(jī)器指令的集合，是表征計(jì)算機(jī)性能的重要因素。106、若某計(jì)算機(jī)字代表一條指令或指令的一部分，則稱數(shù)據(jù)字。107、若某計(jì)算機(jī)字是運(yùn)算操作的對(duì)象，即代表要處理的數(shù)據(jù)，則稱指令字。108、數(shù)字計(jì)算機(jī)的特點(diǎn)：數(shù)值由數(shù)字量（如二進(jìn)制位）來表示，運(yùn)算按位進(jìn)行。109、模擬計(jì)算機(jī)的特點(diǎn)：數(shù)值由連續(xù)量來表示，運(yùn)算過程是連續(xù)的。110、波特是信號(hào)傳輸速度的單位，波特率等于每秒內(nèi)線路狀態(tài)的改變次數(shù)。1200波特率即指信號(hào)能在1秒鐘內(nèi)改變1200次值。111、分時(shí)傳送即指總線復(fù)用或是共享總線的部件分時(shí)使用總線。112、實(shí)現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹配和同步是計(jì)算

32、機(jī)接口的主要功能之一。113、總線帶寬是衡量總線性能的重要指標(biāo)，它定義了總線本身所能達(dá)到的最高傳輸速率（但實(shí)際帶寬會(huì)受到限制）。114、指令流水線中主要存在三種相關(guān)沖突：資源相關(guān)、數(shù)據(jù)相關(guān)及控制相關(guān)。115、并發(fā)性指兩個(gè)或兩個(gè)以上事件在同一時(shí)間間隔內(nèi)發(fā)生。116、硬布線控制器的缺點(diǎn)：增加了到控存中讀取微指令的時(shí)間，執(zhí)行速度慢。117、微程序控制器的優(yōu)點(diǎn)：規(guī)整性、靈活性、可維護(hù)性強(qiáng)。118、微操作是執(zhí)行部件接受微命令后所進(jìn)行的操作，是計(jì)算機(jī)硬件結(jié)構(gòu)中最基本的操作。119、微命令指控制部件通過控制線向執(zhí)行部件發(fā)出的各種控制命令，是構(gòu)成控制信號(hào)序列的最小單位。120、時(shí)鐘周期是CPU處理操作的最大時(shí)

33、間單位。121、微程序控制器屬于存儲(chǔ)邏輯型，以微程序解釋執(zhí)行機(jī)器指令，采用存儲(chǔ)邏輯技術(shù)實(shí)現(xiàn)。122、地址寄存器用于存放當(dāng)前執(zhí)行的指令碼，供進(jìn)行指令譯碼。123、程序計(jì)數(shù)器用于存放CPU正在執(zhí)行的指令的地址。124、指令寄存器用于保存當(dāng)前CPU所要訪問的內(nèi)存單元的地址。125、中斷處理過程為：中斷請(qǐng)求中斷源識(shí)別判優(yōu)中斷響應(yīng)中斷處理中斷返回126、DMA控制器即采用DMA方式的外設(shè)與系統(tǒng)總線之間的接口電路。127、CPU將部分權(quán)力下放給通道，由通道實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理，并負(fù)責(zé)外設(shè)與內(nèi)存間的數(shù)據(jù)傳送。128、為相互兼容，方便系統(tǒng)擴(kuò)展，采用了通用I/O標(biāo)準(zhǔn)接口129、存儲(chǔ)元存儲(chǔ)八位二進(jìn)制信息，是計(jì)算機(jī)

34、存儲(chǔ)信息的最小單位。130、存儲(chǔ)器帶寬指單位時(shí)間里存儲(chǔ)器所存取的信息量，是衡量數(shù)據(jù)傳輸?shù)闹匾笜?biāo)。常用單位有：位/秒或字節(jié)/秒。131、Cache主要強(qiáng)調(diào)大的存儲(chǔ)容量，以滿足計(jì)算機(jī)的大容量存儲(chǔ)要求。132、外存（輔存）主要強(qiáng)調(diào)快速存取，以便使存取速度與CPU速度相匹配。133、計(jì)算機(jī)存儲(chǔ)器功能是記憶以二進(jìn)制形式表示的數(shù)據(jù)和程序。134、ASCII碼即美國(guó)國(guó)家信息交換標(biāo)準(zhǔn)代碼。標(biāo)準(zhǔn)ASCII碼占9位二進(jìn)制位，共表示512種字符。135、引入浮點(diǎn)數(shù)的目的是在位數(shù)有限的前提下，擴(kuò)大數(shù)值表示的范圍。136、機(jī)器碼是信息在計(jì)算機(jī)中的二進(jìn)制表示形式。137、光盤的優(yōu)點(diǎn)是存儲(chǔ)容量較大、耐用、易保存等。138

35、、磁盤的找道時(shí)間和等待時(shí)間是隨機(jī)的，所以一般取隨機(jī)時(shí)間。139、磁盤的存取時(shí)間包括找道時(shí)間、等待時(shí)間和讀寫時(shí)間。140、位密度是指磁道單位長(zhǎng)度上能記錄的二進(jìn)制位數(shù)。141、道密度是指沿磁盤半徑方向單位長(zhǎng)度上的磁道數(shù)。142、常見的打印機(jī)分為：點(diǎn)陣針式打印機(jī)、激光打印機(jī)、噴墨打印機(jī)。143、灰度級(jí)指黑白顯示器中所顯示的像素點(diǎn)的亮暗差別，在彩色顯示器中則表現(xiàn)為顏色的不同?；叶燃?jí)越高，圖像層次越清楚逼真。 填空題144、 在一個(gè)16位的總線系統(tǒng)中，若時(shí)鐘頻率是100MHz，總線的周期為5個(gè)時(shí)鐘周期，則總線帶寬是_.145、 一個(gè)較完善的指令系統(tǒng)應(yīng)包含：_類指令，_類指令，_類指令，程序控制類指令，I

36、/O類指令，字符串類指令，系統(tǒng)控制類指令等。146、 根據(jù)操作數(shù)所在位置，指出其尋址方式（填空）： （1）操作數(shù)在寄存器中，為_尋址方式。 （2）操作數(shù)地址在寄存器，為_尋址方式。 （3）操作數(shù)在指令中，為_尋址方式。 （4）操作數(shù)地址（主存）在指令中，為_尋址方式 （5）操作數(shù)的地址，為某一寄存器內(nèi)容與位移量之和可以是_、_、_尋址方式。147、 指令尋址方式主要有_（實(shí)現(xiàn)指令逐條順序執(zhí)行，PC+1->PC）和_（實(shí)現(xiàn)程序轉(zhuǎn)移）。148、 從計(jì)算機(jī)指令系統(tǒng)的角度看當(dāng)前的計(jì)算機(jī)指令系統(tǒng)結(jié)構(gòu)分為兩大類：_、_。149、 系統(tǒng)軟件包括：服務(wù)程序、語(yǔ)言程序、_、數(shù)據(jù)庫(kù)管理系統(tǒng)。150、 DMA

37、技術(shù)的出現(xiàn)使得高速外圍設(shè)備可通過DMA控制器直接訪問 _。151、 PC系統(tǒng)有兩類中斷源：由CPU外部的硬件信號(hào)引發(fā)的稱為_，它分為_中斷和_中斷；由指令引發(fā)的稱為_，其中一種是執(zhí)行_引發(fā)的，另一種是_引發(fā)的。152、 常用的外圍設(shè)備的I/O控制方式有：_、_、_、_、_。153、 DRAM存儲(chǔ)器的刷新一般有_、_和_三種方式，之所以刷新是因?yàn)開。154、 虛擬存儲(chǔ)器只是一個(gè)容量非常大的存儲(chǔ)器_模型，不是任何實(shí)際的_存儲(chǔ)器，按照主存-外存層次的信息傳送單位不同，虛擬存儲(chǔ)器有_式、_式和_式三類。155、 虛擬存儲(chǔ)器指的是_層次，它給用戶提供了一個(gè)比實(shí)際_空間大得多的_空間。156、 主存與CA

38、CHE的地址映射有_、_、_三種方式。157、 雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于_存儲(chǔ)器結(jié)構(gòu)，前者采用_技術(shù)，后者采用_技術(shù)。158、 CPU能直接訪問由_和_，但不能直接訪問。159、 存儲(chǔ)器的技術(shù)指標(biāo)主要有_、_、_和_。160、 對(duì)存儲(chǔ)器的要求是_，_，_，_為了解決這三方面的矛盾，計(jì)算機(jī)采用_和體系結(jié)構(gòu)。161、 在總線上，由一個(gè)主方向多個(gè)從方進(jìn)行寫操作稱為_；多個(gè)從方的數(shù)據(jù)在總線上完成AND或OR操作稱為_。162、 單處理器系統(tǒng)中的總線可以分為三類，CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線稱為_；中、低速I/O設(shè)備之間互相連接的總線稱為_；同一臺(tái)計(jì)算機(jī)系統(tǒng)內(nèi)的高速功能部件之間相

39、互連接的總線稱為_。163、 按照總線仲裁電路的位置不同，總線仲裁分為_式仲裁和_式仲裁。164、 在單機(jī)系統(tǒng)中，三總線結(jié)構(gòu)的計(jì)算機(jī)的總線系統(tǒng)由 _、_和_等組成。165、 目前的CPU包括_、_和CACHE。166、 設(shè)有七位二進(jìn)制信息碼 0110101，則低位增設(shè)偶校驗(yàn)碼后的代碼為_。167、 兩個(gè)BCD碼相加，當(dāng)結(jié)果大于9時(shí)，修正的方法是將結(jié)果_，并產(chǎn)生進(jìn)位輸出。168、 浮點(diǎn)運(yùn)算器由_和_組成，它們都是_運(yùn)算器。_只要求能執(zhí)行_運(yùn)算，而_要求能進(jìn)行_運(yùn)算。169、 現(xiàn)代計(jì)算機(jī)的運(yùn)算器一般通過總線結(jié)構(gòu)來組織。按其總線數(shù)不同，大體有_、_和_三種形式。170、 提高加法器運(yùn)算速度的關(guān)鍵是_

40、。先行進(jìn)位的含義是_。171、 對(duì)階時(shí)，使_階向_階看齊，使_階的尾數(shù)向_移位，每_移一位，其階碼加一，直到兩數(shù)的階碼相等為止。172、 在進(jìn)行浮點(diǎn)加法運(yùn)算時(shí)，需要完成為_、_、_、_、_和_等步驟。173、 按IEEE754規(guī)范，一個(gè)浮點(diǎn)數(shù)由_、_、_三個(gè)域組成，其中_的值等于指數(shù)的_加上一個(gè)固定_。174、 計(jì)算機(jī)系統(tǒng)的發(fā)展按其核心部件采用器件技術(shù)來看經(jīng)歷了五代的變化，分別是_、_、_、_和_。175、 計(jì)算機(jī)系統(tǒng)是一個(gè)由硬件和軟件組成的多級(jí)層次結(jié)構(gòu)，這通常由_、_、_、_和_等組成，在每一級(jí)上都可以進(jìn)行_。176、 計(jì)算機(jī)的軟件一般分為_和_兩大部分。177、 計(jì)算機(jī)的硬件基本組成包括_

41、、_、_、_和_五個(gè)部分。178、在CPU中： (1) 保存當(dāng)前正在執(zhí)行的指令的寄存器是_； (2) 保存當(dāng)前正要執(zhí)行的指令地址的寄存器是_； (3) 算術(shù)邏輯運(yùn)算結(jié)果通常放在_和_。179、 硬布線器的設(shè)計(jì)方法是：先畫出_流程圖，再利用_寫出綜合邏輯表達(dá)式，然后用_等器件實(shí)現(xiàn)。180、 微程序控制器由_、_、_三大部分組成，其中是ROM存儲(chǔ)器，用來存放。181、 流水CPU中的主要問題是：_相關(guān)、_相關(guān)和_相關(guān)。182、 并行處理技術(shù)主要有三種形式：_并行、_并行和_并行。183、 微程序設(shè)計(jì)技術(shù)是利用_方法設(shè)計(jì)_的一門技術(shù)，具有規(guī)整性、_、可維護(hù)性等一系列優(yōu)點(diǎn)。184、 微指令格式中，微指

42、令的編碼通常采用以下三個(gè)方式：_、_和_。185、 由于數(shù)據(jù)通路之間的結(jié)構(gòu)關(guān)系，微操作可分為_和_兩種。186、 在程序執(zhí)行過程中，控制器控制計(jì)算機(jī)的運(yùn)行總是處于_、分析指令和_的循環(huán)當(dāng)中。187、 CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫_，它常用若干個(gè)_來表示，而后者又包含若干個(gè)_。188、 CPU的四個(gè)主要功能是_、_、_和_。190、 移碼表示法主要用于表示_數(shù)的階碼E，以利于比較兩個(gè)數(shù)指數(shù)的大小和_操作。191、（26H或63H）異或135O的值為_。192、 為了提高運(yùn)算器的速度，可以采用_進(jìn)位、_乘除法、流水線等并行措施。193、 顯示設(shè)備工作時(shí)，為了不斷提供刷新圖像的信號(hào)，

43、必須把幀圖像信息存儲(chǔ)在_存計(jì)算題207、 已知cache/主存的效率是85%，平均訪問時(shí)間為60ns，cache比主存快4倍，求主存的存取周期和cache的命中率。208、CPU執(zhí)行一段程序時(shí)，CACHE完成存取的次數(shù)為5000次，主存完成存取的次數(shù)為200次。已知CACHE存取周期為40ns，主存存取周期為160ns。分別求CACHE的命中率H、平均訪問時(shí)間Ta和CACHE-主存系統(tǒng)的訪問效率e。209、某磁盤組有5個(gè)記錄面，每個(gè)記錄面的內(nèi)磁道直徑為22cm，外磁道直徑為33cm，最大位密度為1600bit/cm，道密度為80道/cm，轉(zhuǎn)速為3600轉(zhuǎn)/分。（1）計(jì)算每條磁道的容量；（2）計(jì)

44、算磁盤的數(shù)據(jù)傳輸率；（3）計(jì)算平均等待時(shí)間。210、某磁盤組共有4個(gè)記錄面，每毫米5道，每道記錄信息為12 288B，最小磁道直徑為230毫米，共有275道，磁盤轉(zhuǎn)速為3000轉(zhuǎn)/分。（1）最低位密度是多少？（2）數(shù)據(jù)傳輸率是多少？（3）平均等待時(shí)間是多少？211、在流水線浮點(diǎn)加法器中，假設(shè)有取指、譯碼、執(zhí)行和回寫四個(gè)過程段，每個(gè)過程段所需要的時(shí)間分別為：T1=60ns，T2=50ns，T3=90ns，T4=80ns，試計(jì)算該加法器的加速比是多少。212、設(shè)存儲(chǔ)器容量為32M字，字長(zhǎng)64位，模塊數(shù)m=4，分別用順序方式和交叉方式進(jìn)行組織。若存儲(chǔ)周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送

45、周期t=50ns。問：順序存儲(chǔ)器和交叉存儲(chǔ)器的平均存取時(shí)間、帶寬各是多少？213、有一個(gè)16K×16的存儲(chǔ)器，用1K×4的DRAM芯片（內(nèi)部結(jié)構(gòu)為64×16）構(gòu)成，設(shè)讀/寫周期為0.1ms，問： 1) 采用異步刷新方式，如單元刷新間隔不超過2ms，則刷新信號(hào)周期是多少？ 2) 如采用集中刷新方式，存儲(chǔ)器刷新一遍最少用多少讀/寫周期？死時(shí)間率多少？214、設(shè)某RAM芯片，其存儲(chǔ)容量為16K×8位，問： 1) 該芯片引出線的最小數(shù)目應(yīng)該是多少？ 2) 存儲(chǔ)器芯片的地址范圍是多少？215、X的補(bǔ)碼為：10101101，用負(fù)權(quán)的概念計(jì)算X的真值。216、寫出十進(jìn)

46、制數(shù) -5的IEEE754編碼。217、已知X和Y, 用變形補(bǔ)碼計(jì)算X+Y, 同時(shí)指出運(yùn)算結(jié)果是否溢出。 （1）X=0.11011 Y=0.00011 （2）X= 0.11011 Y= -0.10101 （3）X=-0.10110 Y=-0.00001218、已知X和Y, 用變形補(bǔ)碼計(jì)算X-Y, 同時(shí)指出運(yùn)算結(jié)果是否溢出。 (1) X=0.11011 Y= -0.11111 (2) X=0.10111 Y=0.11011 (3) X=0.11011 Y=-0.10011219、設(shè)階為5位(包括2位階符), 尾數(shù)為8位(包括2位數(shù)符), 階碼、尾數(shù)均用補(bǔ)碼表示, 完成下列取值的X+Y，X-Y運(yùn)算

47、： （1）X=2-011×0.100101 Y=2-010×(-0.011110)220、設(shè)某硬盤有20個(gè)磁頭，1024個(gè)柱面，每柱面46個(gè)扇區(qū)，每扇區(qū)可記錄512字節(jié)。試計(jì)算該硬盤的容量。221、設(shè)顯示器分辨率為1024×768，顏色深度3B，幀頻為72Hz，計(jì)算刷新屏幕時(shí)存儲(chǔ)器帶寬是多少？222、某顯示器的分辨率為800×600，灰度級(jí)為256色，試計(jì)算為達(dá)到這一顯示效果需要多少字節(jié)？223、某總線在一個(gè)總線周期中并行傳送8個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為70MHZ ，求總線帶寬是多少？224、設(shè)某計(jì)算機(jī)數(shù)據(jù)線、地址

48、線均是8位，有一條相對(duì)尋址的無條件轉(zhuǎn)移指令存于內(nèi)存的20H單元中，指令給出的位移量D=00010101B，該指令占用2個(gè)字節(jié)，試計(jì)算：1）取該指令時(shí)PC的內(nèi)容；2）該指令執(zhí)行結(jié)束時(shí)PC的內(nèi)容。225、已知cache命中率為0.98，主存存取周期為200ns，cache比主存快4倍，求cache/主存的效率和平均訪問時(shí)間。226、設(shè)浮點(diǎn)數(shù)字長(zhǎng)16位，其中階碼4位（含1位階符），尾數(shù)12位（含1位數(shù)符），將51/128轉(zhuǎn)換成二進(jìn)制規(guī)格化浮點(diǎn)數(shù)（要求階碼采用移碼，尾數(shù)采用補(bǔ)碼，二進(jìn)制表示）。并給出此浮點(diǎn)數(shù)格式的規(guī)格數(shù)表示范圍。227、已知A=2-101×(-0.1010000)，B=2-1

49、00×0.1110110，按浮點(diǎn)運(yùn)算方法計(jì)算A+B. (方括號(hào)內(nèi)是階碼)228、按機(jī)器補(bǔ)碼浮點(diǎn)運(yùn)算步驟，計(jì)算x±y補(bǔ).x=2-011× 0.101 100，y=2-010×（-0.011 100）229、設(shè)機(jī)器數(shù)字長(zhǎng)為8位（含1位符號(hào)位），用補(bǔ)碼運(yùn)算規(guī)則計(jì)算：A=19/32，B=-17/128，求A-B。簡(jiǎn)答題230、 馮諾依曼體系結(jié)構(gòu)要點(diǎn)231、什么是存儲(chǔ)容量？什么是單元地址？232、什么是外存？簡(jiǎn)述其功能。233、什么是內(nèi)存？簡(jiǎn)述其功能。234、指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何區(qū)分它們是指令還是數(shù)據(jù)？235、簡(jiǎn)述常見的總線仲裁方式。236、簡(jiǎn)述波

50、特率和比特率的區(qū)別。237、簡(jiǎn)述接口的典型功能。238、簡(jiǎn)述總線特性包括哪4個(gè)方面。239、簡(jiǎn)述CPU基本功能240、簡(jiǎn)述什么是微指令？241、簡(jiǎn)述什么是微命令？242、簡(jiǎn)述什么是指令周期？243、簡(jiǎn)述什么是微程序控制器？244、什么是中斷嵌套？245、什么是中斷？246、說明外圍設(shè)備的I/O控制方式分類及特點(diǎn)。247、一次中斷過程大致可以分為哪些過程？248、解釋機(jī)器指令和微指令的關(guān)系。249、計(jì)算機(jī)內(nèi)有哪兩股信息在流動(dòng)？如何區(qū)分它們？250、指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)。31 252423 2019 0OPI目標(biāo)寄存器20位地址 251、某加法器進(jìn)位鏈小組信號(hào)為C4C3C2C1 ，低位來的信號(hào)為C0 ，請(qǐng)分別按下述兩種方式寫出C4C3C2C1的邏輯表