淺談高速PCB上的電源走線

1、1 盎司同厚， 1mm 寬35UM50UM70UM寬度電流寬度 電流寬度電流0.150.200.150.500.150.700.200.550.200.700.200.900.300.800.301.100.301.300.401.100.401.350.401.700.501.350.501.700.502.000.601.600.601.900.602.300.802.000.802.400.802.801.002.301.002.601.003.201.202.701.203.001.203.601.503.201.503.501.504.202.004.002.004.302.005.

2、102.504.502.505.102.506.00注： MM/A分別為 35UM 50UM 70UMi. 用銅皮作導(dǎo)線通過大電流時，銅箔寬度的載流量應(yīng)參考表中的數(shù)值降額50%去選擇考還有別的辦法可以解決。我看到一些電源電路中由于PCB 板的限制，通過大電流的線路設(shè)計成長的焊盤，并在上面淌上焊錫，形成很粗的電流通路，不過這樣一來，就要考慮絕緣的問題了，你可以參考一下。 那幾個數(shù)值是表示銅箔的厚度,一般線路板廠家以oz 表示銅箔厚度,1oz 的厚度表示將 1oz 重量的銅鋪在1 平方英尺面積的銅箔厚度, 約為 0.034mm. 所以 ,35um,50um,70um,對應(yīng)的以oz 為計量單位的厚度

3、為1oz,1.5oz,2oz.-一般描述標(biāo)準(zhǔn) PCB 板的銅箔厚度為見，可以成一個系數(shù)，約為35 40uM ，因此 1A 電流至少要1.52 即可。-感覺比較合理25/20mm 28/20mm寬，為保險起用 0.8-1mm線寬加助流焊條0.5mm 過 1a 的電流是沒有問題的.小弟我過5a 電流才用了2mm/1mm的線寬加助流焊條. 一直用得很好.電源線一般用60mil, 大概 1.5mm 吧僅供參考除去在銅箔鍍錫可增加通過電流外，可考慮PCB 多網(wǎng)路增加電流，如正反雙面均部同樣線路，也可用加短連線的辦法增加電流。一般來說 , 工程設(shè)計中銅導(dǎo)體允許通過的電流為1 平方毫米最大20 安培 . 基

4、于此 ,線路板中以銅箔厚度計算 ,1oz 基銅的外層銅箔(外層基銅處理后實際厚度約為1.5oz) 允許的電流能力為1 毫米線寬(40mil) 為 1 安培左右 .如果你用0.35UM 的厚度做板的話, 你走線時至少要走1.2MM. 還要考慮你的走線的長度. 我曾經(jīng)用 0.63MM 寬度 ,長度走了 100MM, 電流是 700MA, 電壓是 4.0V, 結(jié)果有 0.6V 的壓降 , 這是不穩(wěn)定的電路 . 后來我用1.2MM 的走線 , 就不會出現(xiàn)這種問題, 所以 ,你要盡量根據(jù)實際情況來走線,. 線的長度, 寬度 , 厚度以及銅的介電常數(shù) , 要通過的電流 , 產(chǎn)生的壓降 (允許值 ), 都是

5、要完全考慮進去的 , 通過這些參數(shù) , 你就可以計算出你要走的線寬 ! - 非常值得參考！通常， 10mil 的銅箔寬度最大通流量為1A，250mil 的為 8.3A 。注意這和PCB 材料、環(huán)境溫度以及銅箔內(nèi) / 外層有直接關(guān)系。供參考。-不太可信具體是多少我也不大清楚！但是我做過一個扳子，最大電流值18A ，我用的是20mm 寬的1A 電流不算太大40mil 可以的=高速 PCB上的電源走線摘要：本文分析討論了高速PCB板上由于高頻信號的干擾和走線寬度的減小而產(chǎn)生的電源噪聲和壓降，并提出了高速PCB的電源模型，采用電源總線網(wǎng)絡(luò)布線，選取合適的濾波電容，模擬數(shù)字地分開等幾個簡單有效的方法來解

6、決高速 PCB板的噪聲和壓降問題。0 引言隨著集成電路工藝和集成度的不斷提高， 集成電路的工作電壓越來越低，速度越來越快。進入新世紀(jì)后， CPU和網(wǎng)絡(luò)都邁入了 GHZ的時代，這對于 PCB板的設(shè)計提出了更高的要求。 本文正是基于這種背景下， 對高速 PCB設(shè)計中最重要的環(huán)節(jié)之一電源的合理布局布線進行分析和探討。1 電源模型分析通常，在進行理論上的分析和計算時，都是把電源進行理想化，即電源無內(nèi)阻，也無寄生阻抗。如果用一個3.3V 的電壓源對 PCB上的元件供電，那么無論距離電源的遠近，各個元件都應(yīng)工作在3.3V，且沒有噪聲。然而在實際的設(shè)計工作中，由于PCB上的 Ic 和輸入輸出的信號都工作在高

7、頻下，電場和磁場的相互轉(zhuǎn)化，必不可免的給電源引入了噪聲，如圖1、圖 2 所示。同時由于PCB板上的走線非常的細(xì)， 又產(chǎn)生了由于線路阻抗引起的壓降， 使遠離電壓源的器件工作電壓小于電源電壓。 因而高速 PCB的電源布線存在兩個關(guān)鍵的問題： 電源噪聲和壓降。圖1 理想電源信號模型圖 2實際電源信號模型2 電源線的合理布局設(shè)計高速 PCB板的關(guān)鍵之一就是要盡可能的減小由于線路阻抗引起的壓降和高頻電磁場轉(zhuǎn)換而引入的各種噪聲。通常用兩種方法來解決上述問題。一是電源總線技術(shù) (POWER BUS)，另一種方法就是采用一個單獨的電源層進行供電。后者在很大程度上緩解了壓降和噪聲的問題， 但考慮到多層 PCB的

8、工藝復(fù)雜，昂貴的費用和較長的制作周期， 一般設(shè)計者們更喜歡采用前者， 因而有必要對電源總線的合理布線進行分析討論。如圖 3 所示，采用了電源總線技術(shù)，各個元器件懸掛在電源總線上，所以又稱之為懸掛式總線，電源 總線的寬度通常比普通的信號線要寬，采用總線技術(shù)后，雖然可以減小壓降和和噪聲的問題，但它們?nèi)匀淮嬖诘?。圖 3電源總線圖 4改進型電源總線首先來看壓降問題，假設(shè)電源電壓為 3.3V ，0A， AB，BC，CD， BE，AF各段導(dǎo)線的電阻為 0.05 ， PCB板上的每個元器件的扇出或吸入電流為 200ma，并作兩個理想假定：1 不考慮由于 A， B， C 處電源線地突然拐角而產(chǎn)生的電壓電流突變

9、；2 不考慮邊界元件 (1 ， 4， 9， 12) 由于電磁場地相互轉(zhuǎn)換而引起的邊界效應(yīng)。則導(dǎo)線 OA中的電流為 2.6A，導(dǎo)線 AB中的電流為 1.6A ，導(dǎo)線 BC和 CD 中的電流為 0.8A ，最后元件 9 上的電壓為：3.3-2.6×0.05-1.6 ×0.05-0.8 ×0.05=3.01V由于線路的阻抗產(chǎn)生了0.29V 的壓降，偏差幾乎達到10，這對于一個3.3V 的電壓來說已經(jīng)是相當(dāng)大了，而且隨著IC 朝低電壓方向的發(fā)展，已經(jīng)有很多工作在 2.5V 乃至更低的 Ic ，因此這樣大的壓降將是非常致命的。同時，在這種電源總線下，噪聲也是一個很大的問題，

10、如圖3，每個器件產(chǎn)生的噪聲都將通過電源耦合到元件13 中，這也就是說器件13 疊加了 13 個元件的噪聲，這將很容易引起器件 13 不能正常工作。由于這兩個問題依然存在，因此對電源總線技術(shù)進行了改進，如圖 4 所示，它被稱為電源總線網(wǎng)絡(luò)法， 即讓電源總線相互交叉，而把對噪聲和壓降敏感的元件放在電源線網(wǎng)絡(luò)的交叉點上，使得每一個元件同時屬于幾個不同的回路，如圖4 中的元件 6，7 就分別屬于四個不同的小回路。由于電流可以從網(wǎng)絡(luò)中的任何一條總線上進來或出去，而且每一個網(wǎng)孔構(gòu)成了一個回路，這就不僅可以使網(wǎng)絡(luò)中每條總線上的電流趨于均衡，不會出現(xiàn)懸掛式總線上的各段總線電流大小不一致的問題，因此就可以減小由

11、于線路阻抗引起的壓降問題。元件的電流由各網(wǎng)孔417/ 分擔(dān)，每個網(wǎng)孔的電流為400mA。對于元件 5，元件 9 和元件 1 的電壓都比它高， 因而電流從元件1 和 9 流向 5，從 5 流出到 6。在最壞情況下即元件 9 和 1 的電流全部從一端流出進入元件 5，則元件 5 上的電壓為 3.3-0.4 × 0.05=3.28V( 仍假定各段導(dǎo)線電阻為 0.05 ) ，要比懸掛式總線高了許多。懸掛式電源總線和改進型電源總線中元件 1，5，9 元件的電壓數(shù)據(jù)分別如表 1 和表 2 所示：節(jié)點元件電壓 (V)13.1353.0593.01表 1分布式電源總線電壓節(jié)點元件電壓 (V)13.3

12、53.2893.3表 2 改進型電源總線電壓從表中可以看到由于采用了改進的電源總線技術(shù)，元件1， 5， 9 的電壓都得到了極大的提升。同時對于各個元件產(chǎn)生的噪聲來說，由于干擾是高頻信號，因而每個回路可以看成一個單匝線圈。根據(jù)法拉第電磁感應(yīng)定律=d/dt ，由于每個回路中的電流方向不一樣， 因而產(chǎn)生的變化磁場 ( 大小為穿過每個網(wǎng)孔的磁通) 的方向也就不一致， 因而感應(yīng)的電動勢的方向也就不一致，這樣就可以起到相互抵消的作用，減小了由于噪聲干擾產(chǎn)生的尖鋒電壓或電流，保護了元件的正常工作。同時由于電源總線網(wǎng)絡(luò)是雜亂無章的， 因而每個元器件產(chǎn)生的噪聲通過電壓平均的耦合到其它各個元器件上去， 最終減小了

13、遠端器件的壓降和近端器件的噪聲問題 ( 相對電源而言 ) 。改進的電源網(wǎng)絡(luò)總線技術(shù)不僅對宏觀的 PCB十分有效，對微觀的大規(guī)模集成電路中的電源的布線也具有一定的參考價值。3 濾波電容的選取與放置雖然采用了改進的電源總線技術(shù)后可以在很大程度上減小噪聲的問題，但它總是存在的， 這就必然要求引入電容器進行濾波。 電容器的種類有很多， 由于制造的材料和工藝的不同，各種電容器的濾波性能不盡相同。同時在高頻下，電容本身也會產(chǎn)生寄生的阻抗。如圖 5，圖 6 所示。因而在高頻下，電容本身成了一個諧振電路 fr=1/(2 LC)。由于寄生阻抗的存在，當(dāng)電容器的工作頻率 f>fr 時電容呈現(xiàn)感性， f<

14、;fr 時，電容呈現(xiàn)容性，如圖 7 所示。因而在選擇濾波電容是要特別小心， 要盡量使電容工作在容性狀態(tài)， 如果電容選取不當(dāng)， 使電容工作在感性狀態(tài)，那么也就失去了濾波的作用。因此一定要選取電容值 (C) 大，串聯(lián)電阻 (R) 和串聯(lián)電感 (L) 小的電容器。由于制造材料的不同， 各種電容的參數(shù)也不同，一般來說，電解電容和膽電容對低頻噪聲的濾波效果比較好， 瓷片電容，獨石電容等對高頻噪聲的濾波效果比較好。 在實際的 PCB板的設(shè)計中，濾波常分為兩個部分， 電源濾波和器件的濾波。 對于電源， 由于整個 PCB板上的噪聲都加到了它的上面， 其中不僅包含了低頻噪聲， 也包含了大量的高頻噪聲。 為了有效

15、的濾除這些噪聲， 通常是采用一個大電容 ( 典型為 >uF 的電解電容或膽電容 ) 和一個小電容 ( 典型為 uF) 并聯(lián)來進行濾波，這樣可以極大的提高濾除的噪聲范圍，如圖 8 所示。對于器件濾波，隨著集成電路工藝的進步， IC 自己本身能較好的抑制低頻噪聲，而對高頻噪聲比較敏感，所以一般采用小電容 ( 典型為 pF) 來進行電源濾波。圖5理想電容圖 6 高頻下電容器實際電路圖7單個電容濾波圖 8兩個電容并聯(lián)濾波4 數(shù)字地和模擬地隨著 Ic 集成度的提高，現(xiàn)在的 IC 一般都有好幾對電源和地，其中就有模擬地和電源地。 地線實際上也是一條信號線， 但它的特殊性在于它是電路的公共端，通常是指

16、零電位點。 但由于使用的導(dǎo)線和敷銅連線在高頻下都有寄生的電感，電容的存在，將當(dāng)其用作地線時， 導(dǎo)線本身的阻抗也會是電容產(chǎn)生公共耦合，從而使模擬地和數(shù)字地相互干擾。由于數(shù)字信號的 0，1 有一定的容差范圍，如 0.7v 以下為 0，2.4V 以上為 1，所以數(shù)字信號上有幾百毫伏的噪聲一般是不會影響信號的正常判斷的。而模擬信號對噪聲十分敏感，如果一個幅度為 2V 的正弦信號上疊加了一個幾百毫伏的噪聲， 再經(jīng)過多級放大器放大后， 那么很有可能引起信號門限電平的誤判而使這個電路工作在錯誤的狀態(tài)之下。 所以從理論上來說要將數(shù)字地和模擬地分開， 以降低電源對噪聲的耦合作用。 在實際的設(shè)計中， 通常把電源通過兩個 uH 的電感引出分別作為模擬電壓和數(shù)字電壓，同時在電源的地端用一個零歐姆的電阻分別引出作為模擬地和數(shù)字地。5 結(jié)束語在對高速 PCB上的電源存在的兩個問題壓降和噪聲的產(chǎn)生原因進行了分析，并就如何在高速 PCB的實際設(shè)計中有效地解決這兩個問題提出了一些方法，在實際的設(shè)計工作中當(dāng)然還有其它的解決方法，不一一例舉?？傊?，在設(shè)計高速 PCB板時，對電源布局布線的處理應(yīng)盡量遵循下面一些規(guī)則：1. 有條件的情況下， 盡量采用單獨的電源層和地層進行供電。 采用電源網(wǎng)絡(luò)總線時，網(wǎng)孔越多越好，形成許多嵌套的網(wǎng)孔，同時總線要盡量的