硬件工程師面試題(一)(共4頁)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上硬件一些工程師面試題1. 硬件工程師的主要職責是什么?數(shù)字電路和模擬電路的區(qū)別。在硬件設(shè)計是應(yīng)該注意什么?2. 總線是什么概念? 什么原理? 常用的總線有哪些?各種存儲器的詳細性能介紹、設(shè)計要點及選型.描述反饋電路的概念，列舉他們的應(yīng)用。反饋，就是在電子系統(tǒng)中，把輸出回路中的電量輸入到輸入回路中去。反饋的類型有：電壓串聯(lián)負反饋、電流串聯(lián)負反饋、電壓并聯(lián)負反饋、電流并聯(lián)負反饋。負反饋的優(yōu)點：降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴展放大器的通頻帶，自動調(diào)節(jié)作用。電壓負反饋的特點：電路的輸出電壓趨向于維持恒定。電流負反饋的特點

2、：電路的輸出電流趨向于維持恒定。3、有源濾波器和無源濾波器的區(qū)別無源濾波器：這種電路主要有無源元件R、L和C組成有源濾波器：集成運放和R、C組成，具有不用電感、體積小、重量輕等優(yōu)點。集成運放的開環(huán)電壓增益和輸入阻抗均很高，輸出電阻小，構(gòu)成有源濾波電路后還具有一定的電壓放大和緩沖作用。但集成運放帶寬有限，所以目前的有源濾波電路的工作頻率難以做得很高。同步電路和異步電路的區(qū)別是什么?同步電路：存儲電路中所有觸發(fā)器的時鐘輸入端都接同一個時鐘脈沖源，因而所有觸發(fā)器的狀態(tài)的變化都與所加的時鐘脈沖信號同步。異步電路：電路沒有統(tǒng)一的時鐘，有些觸發(fā)器的時鐘輸入端與時鐘脈沖源相連，這有這些觸發(fā)器的狀態(tài)變化與時鐘

3、脈沖同步，而其他的觸發(fā)器的狀態(tài)變化不與時鐘脈沖同步。什么是"線與"邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求?將兩個門電路的輸出端并聯(lián)以實現(xiàn)與邏輯的功能成為線與。在硬件上，要用OC門來實現(xiàn)，同時在輸出端口加一個上拉電阻。由于不用OC門可能使灌電流過大，而燒壞邏輯門。上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當足夠大;電阻大，電流小。2、從確保足夠的驅(qū)動電流考慮應(yīng)當足夠小;電阻小，電流大。3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理/OC門電路必須加上拉電阻，以提高輸出的搞電平值。

4、OC門電路要輸出“1”時才需要加上拉電阻 不加根本就沒有高電平在有時我們用OC門作驅(qū)動(例如 控制一個 LED)灌電流工作時就可以不加上拉電阻OC門可以實現(xiàn)“線與”運算OC門就是 集電極 開路 輸出總之加上拉電阻能夠提高驅(qū)動能力。如何解決亞穩(wěn)態(tài)。(飛利浦-大唐筆試)?亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達到一個可確認的狀態(tài)。當一個觸發(fā)器進入亞穩(wěn)態(tài)時，既無法預(yù)測該單元的輸出電平，也無法預(yù)測何時輸出才能穩(wěn)定在某個正確的電平上。在這個穩(wěn)定期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號通道上的各個觸發(fā)器級聯(lián)式傳播下去。解決方法：1 降低系統(tǒng)時鐘頻率2 用反應(yīng)更

5、快的FF3 引入同步機制，防止亞穩(wěn)態(tài)傳播4 改善時鐘質(zhì)量，用邊沿變化快速的時鐘信號關(guān)鍵是器件使用比較好的工藝和時鐘周期的裕量要大。亞穩(wěn)態(tài)寄存用d只是一個辦法，有時候通過not，buf等都能達到信號過濾的效果3. Nor Flash 和 Nand Flash的區(qū)別是什么?4. SDRAM/SRAM/SSRAM區(qū)別是什么? SDRAM、DDR ;SDRAM(125/133MHz)的PCB設(shè)計經(jīng)驗與精華;SRAM：靜態(tài)RAMDRAM：動態(tài)RAMSSRAM：Synchronous Static Random Access Memory同步靜態(tài)隨機訪問存儲器。它的一種類型的SRAM。SSRAM的所有訪問

6、都在時鐘的上升/下降沿啟動。地址、數(shù)據(jù)輸入和其它控制信號均于時鐘信號相關(guān)。這一點與異步SRAM不同，異步SRAM的訪問獨立于時鐘，數(shù)據(jù)輸入和輸出都由地址的變化控制。SDRAM：Synchronous DRAM同步動態(tài)隨機存儲器如何在總體設(shè)計階段避免出現(xiàn)致命性錯誤?晶振與時鐘系統(tǒng)原理設(shè)計經(jīng)驗與精華;高速CPU和低速CPU的設(shè)計有什么其別?PCB設(shè)計中生產(chǎn)、加工工藝的相關(guān)要求高速PCB設(shè)計中的傳輸線問題PCB步線的拓撲結(jié)構(gòu)極其重要性四.硬件調(diào)試目的：以具體的項目案例，傳授硬件調(diào)試、測試經(jīng)驗與要點1) ;硬件調(diào)試等同于黑箱調(diào)試，如何快速分析、解決問題?2) ;大量調(diào)試經(jīng)驗的傳授;3) ;如何加速硬件調(diào)試過程4) ;如何迅速解決硬件調(diào)試問題5) ;DATACOM終端設(shè)備的CE測試要求五.軟硬件聯(lián)合調(diào)試1) ;如何判別是軟件的錯?2) ;如何與軟件進行聯(lián)合調(diào)試?3) ;大量的聯(lián)合調(diào)試經(jīng)驗的傳授;目的：明確職業(yè)發(fā)展的方向與定位，真正理解大企業(yè)對