組合邏輯電路

1、第15章 組合邏輯電路 習題選解及參考答案、填空題：1.組合邏輯電路的輸出僅與同一時刻的輸入有關。2.74LS48使能端LT的作用是 檢驗七段數碼管各段發(fā)光是否正常_。碼管輸入信號的有效電平是高電平。、選擇題:1.A2.A八輸入端的編碼器按二進制數編碼時， 輸出端的個數是 （2個B、3個C、4個 四個輸入的譯碼器，其輸出端最多為（4個B、8個C、10個D 8個 )。D 16個3. 當74LS148的輸入端b匚按順序輸入(A)。A4.A5.A6.A7.AC)。11011101時，輸出Yo丫2為101一個兩輸入端的門電路，當輸入為1和0時，輸出不是1的門是（C）。 與非門多余輸入端可以懸空使用的門

2、是（ 與門B、TTL（加上TTL）與非門數字電路中使用的數制是（A）。二進制B、八進制C、十進制能驅動七段數碼管顯示的譯碼器是（C74LS48 B 74LS138C、74LS148B、010C、001D、110異或門C、或門D或非門D、十六進制 ）。D、TS547四、分析、化簡：1.寫出圖示邏輯電路的邏輯表達式及真值表。ABFD(a)cABFC(b)2. 寫出下列邏輯函數的最小項表示形式。F =(A+BC+ABF =AC +AB+BC3. 用代數法化簡下列邏輯函數ABc +ABC+ABC+ABC+ABCA + BC +AB +BCD(A+Bp +AC +AB+BC_F =AB +BC +BCF

3、( A、B、C、D )=2 m (0,1 , 6, 7, 8,F(A、B、C、D)=2 m(0,1,5,7,8,F =(B +CNA+C+DHA+B +C +D )3.設計一個三輸入的判偶邏輯電路（當輸入1的個數為0個或偶數個時, 輸出為1）【例1111】將下列邏輯函數化簡成最簡與或表達式。y,y, = = A/iC-hABCA/iC-hABCy,y, = = A+AC+Cf)A+AC+Cf)門+方C+昇 L解：4. 用卡諾圖法化簡下列邏輯函數五、組合邏輯電路設計：1.分別畫出能實現下列邏輯關系的邏輯電路。F =AB +ABC +ACF(A B C D)= 2m( 0,2,4,5,6,7,8,

4、10,14,15)利用變量譯碼器74LS138和與非門實現邏輯函數12, 14, 15)14, 15)+2 d(3,9,12)(A+Bp +AC +AB+BCY,=ABC+ABCY,=ABC+ABC=AC=AC合并項法Y,Y, = = ACBACB+片=百池+汞+AC= = ACAC+“C=并+匕=+C十忑2門= = A-HA-H+ r + JQ= =A A 百+C + C丫尸月不十M+C）+4r= = AliAli十頁+和+刃 U=/W+扼出+片/17J+B+/U=沖+ y,=/i+/ic+從?。?衛(wèi)+從工）=有丘十片廠丄）十兀耳而=耘+/1=_4十百+ACD= .4 + SY,Y, = =

5、 AA+ 召C+?K、=城 +/1C片=4石+/扌C十習丹+ /!V,V,H /!門 +qp +AJJAJJ4 -ACJACJ）+ + 而+ .1= =A A+ /IR R + + ACIACIJ + ” P + JHKFHKF=八 + AC!AC!）+ ”7）呂/1+CQ+Mn第二項反演緩開合井項法吸收法消去送將第二項轉換成第三項形式消去法消去、吸收法吸收法笫=-項展幵吸收法吸收法常用公式合井項法吸收法一一消決法根據化簡的需要可加上適當的多余項。匚=.4呂+川口+71十1刀=A7i+AC+CT)4 - J Q+M =月 +沖總+(71 + .4Q= = A+CL)A+CL)仙上+M)的起余項川化-合井項法吸收迭將下列十進制數轉換成二進制數。（35）亦（126）叭解:折以(55),0=(110111),；(126兒=(1HH】O)221 55余1(仇)21 27余1(6,)21 13余1(仇)216.余0g213余1