電子技術綜合實驗箱使用說明書

1、電子技術綜合實驗箱使用說明書 . . 1一、系統(tǒng)簡介 . . 1二、配置. 1三、軟、硬件安裝 . . 2四、系統(tǒng)功能介紹 . . 3五、MCU 單片機小系統(tǒng)詳述 . . 13六、ISE9.1簡明教程 . . 26七、電子技術綜合實驗箱實驗項目簡介 . . 37實驗一、流水燈控制實驗 . . 37實驗二、數(shù)碼管顯示實驗 . . 39實驗三、液晶顯示實驗 . . 40實驗四、串行A/D實驗 . . 41實驗五、串行D/A實驗 . . 42實驗五、232通訊實驗 . . 43實驗六、鼠標鍵盤驅動及VGA 顯示實驗 . 45實驗七：簡易電子琴實驗 . . 49實驗八：音樂回放實驗 . . 50實驗九

2、：等精度頻率計實驗 . . 50實驗十：擴展部分實驗（只提供方案） . . 52實驗1、數(shù)字存儲示波器 . . 52實驗2、頻譜分析儀 . . 54一、ISE9.1i 安裝步驟 . . 58電子技術綜合實驗箱使用說明書一、系統(tǒng)簡介電子技術綜合實驗箱是由長沙鑫三知電子有限公司開發(fā)的以單片機與FPGA 為核心的綜合實驗系統(tǒng)。主要適用于各高校參加全國大學電子競賽的賽前輔導，以及本科生的單片機與FPGA 的入門級教學，同時該實驗系統(tǒng)也可作為研究生、中小企業(yè)的電子工程師等使用者的開發(fā)平臺和輔助培訓工具。開發(fā)工程師可使用VHDL 語言、Verilog 語言、原理圖或方程式，結合Xilinx 集成開發(fā)環(huán)境開

3、發(fā)FPGA 的應用，使用C 語言或匯編語言開發(fā)單片機應用程序。二、配置2.1 基本配置 1. 5V 、3.3V 、1.8V 板上電源 2. 40萬門Spartan XC3S400 FPGA 3. 支持JTAG 、Slave Serial、Select MAP等多種加載模式 4. 支持FPGA EEPROM配置，EEPROM 芯片為XCF02S 5. 內置50MHZ 晶振，滿足高速設計要求 6. 以STC89c58RD+為核心的單片機最小系統(tǒng) 7. 高速AD/DA模塊 8. 支持標準RS232串行接口 9. PS2鍵盤接口、PS2鼠標接口，支持3D 、4D 滾輪鼠標 10. VGA 監(jiān)視器接口，

4、支持800×600、1600×1200或自定義分辨率 11. 12864點陣LCD 顯示（可選）2.2 可選配置 12. 大容量高速SRAM 模塊，容量128KB 13. 直接數(shù)字合成DDS 模塊 14. 語音處理模塊三、軟、硬件安裝3.1 開發(fā)套件內容 電子技術綜合實驗箱； FPGA 下載線； 串口電纜； 用戶手冊(含原理圖和元器件清單 ； CD-ROM （含ISE7.1、ModelSim6.0、Keilc51、ISPlay v1.5開發(fā)軟件數(shù)據手冊）；3.2 電子技術綜合實驗箱各模塊基本配置： 底板： +12V、-12V 、5V 、-5V 、3.3V 、1.8V 電源

5、VGA 顯示接口 PS2鼠標、鍵盤接口 RS232串行通信接口 音頻輸入/輸出接口 LCD 接口 2個獨立按鍵 8個發(fā)光二極管 電源指示燈 各模塊插座 FPGA 模塊： Spartan XC3S400 40萬門FPGA XCF02S （2Mbit ）Configuration PROM 內置3.3V 、2.5V 、1.8V 、1.2V 電源 內置Jtag 下載電路 電源指示 內/外部電源切換開關 MCU 模塊： 51系列核心單片機，與多款型號兼容 地址、數(shù)據、中斷等多種擴展接口 內置ISP 下載電路 8個7段數(shù)碼管 128*64點陣液晶 4行4列按鍵 32K 靜態(tài)SRAM TLC549 AD芯

6、片 TLV5618 DA芯片 11.059MHz 晶振；3.3 硬件安裝 圖 3.1 硬件安裝示意圖硬件的安裝過程非常簡單，如圖3.1所示，將各模塊插到對應的位置。在系統(tǒng)未上電時連接FPGA 模塊、MCU 模塊的下載電纜。在調試FPGA 時將配件中的FPGA 下載電纜一頭接入計算機的并口，另一頭接入FPGA 模塊的JTAG 下載接口。在調試單片機時將配件中的串口線一頭接入計算機的串口，另一頭接入MCU 模塊的串口。至此，硬件安裝完畢，下面就可以下載配置進行調試了。3.4軟件安裝本系統(tǒng)所使用的軟件均可以從網上獲得，安裝過程詳見其使用說明。四、系統(tǒng)功能介紹電子技術綜合實驗箱采用了模塊化的設計方法，

7、將各功能設計成獨立的模塊可以充分 利用FPGA 和MCU 的資源，利用各模塊的不同組合可以輕松實現(xiàn)多種實驗項目。能充分滿足教學、學習、競賽與研究的需要。4.1 電源實驗箱采用直流+12V、-12V 、5V 電源供電，由電壓轉換芯片LD1084-3.3、LD1084-1.8提供系統(tǒng)所需的3.3V 和1.8V 電壓。電路圖如圖4.1： 圖 4.14.2 PS/2鍵盤及鼠標接口實驗箱上提供兩個PS/2接口，可同時接入鍵盤和鼠標。PS/2接口引腳定義如圖4.2所示，其中數(shù)據信號線和時鐘信號線與FPGA 芯片相連?？捎肍PGA 實現(xiàn)對鍵盤和鼠標的驅動。 圖 4.24.3 RS-232串行通信實驗箱上有一

8、個標準的9針RS-232接口，只使用了其中的“引腳2RxD ”和“引腳 3TxD 兩根信號線，與RS-232雙線通信協(xié)議兼容。由于RS-232接口采用+3V+15V表示邏輯“0”，-3V -15V 表示邏輯“1”，因此實驗箱上應用MAX202電平轉換電路將其轉 換為數(shù)字邏輯電平。具體線路連接如圖4.3所示，其中MAX202的11腳和12腳接FPGA 。 圖 4.34.4 VGA 接口實驗箱上提供一個VGA 接口，可以使用其驅動CRT 或液晶顯示器。通過對硬件進行編 程，輸出標準的VGA 信號（紅、綠、蘭三色信號和行、幀同步信號）至顯示器，驅動其顯 示圖像信號。VGA 接口只需使用其中的5個引腳

9、，其中行、幀同步信號直接由FGPA 輸出； 紅、綠、蘭三色信號使用FPGA 上8個引腳輸出8位數(shù)據，其中紅色2位、綠色和藍色各3 位，經由電阻網絡D/A變換后輸出值接顯示器，具有256種顏色。、 圖 4.4有關顯示接口信號的硬件編程，請參閱電視機顯示原理及實驗例程。4.5 LCD顯示電子技術綜合實驗箱底板上可以接入一個液晶顯示模塊，其規(guī)格為：128*64的點陣液 晶。模塊沒有硬件字庫，可通過軟件編程方式實現(xiàn)英文、漢字和圖形的顯示。此模塊有一 套控制命令，通過寫入命令，可以實現(xiàn)對模塊打開/關閉顯示、功能設置、模式設置、讀/ 寫等操作，關于此液晶模塊使用的詳細內容見光盤上LCD 模塊的使用說明。硬

10、件連接關系 如圖 所示。其中W2用來調節(jié)液晶顯示的對比度。液晶各信號引腳接于FPGA 引腳上. 圖 4.54.6獨立式按鍵電子技術綜合實驗箱底板右下角有一排2個按鈕，其標號為KEY1-KEY2，直接接入FPGA 的I/O引腳。每個按鈕均接入上拉電阻，默認狀態(tài)為“1”，按下狀態(tài)為“0”。 圖 4.64.7音頻接口音頻接口可實現(xiàn)音頻信號的輸出。通過計數(shù)器對時鐘進行不同分頻比的分頻，產生不同音階的信號?？赏ㄟ^按鍵控制音階，演奏簡單的曲子，或者將曲譜存儲在SRAM 中，進行自動演奏。J101為音頻接口，可以接音箱或耳機。FPGA 送出的音調信號經過放大送到 音頻接口，具體電路結構如圖10所示。各個音調

11、的頻率請參閱表1。4.8 FPGA 模塊 4.8.1 擴展接口FPGA 模塊板上有一塊50MHz 的有源晶體接入GCK0作為FPGA 的工作時鐘。FPGA 的I/O引腳通過4個40腳的雙排針引出，雙排針的各個引腳與FPGA 引腳的對應關系在 FPGA 模塊電路板的正面已經詳細標出以供參考。同時FPGA 模塊與其他模塊的連接關系 在單個模塊中已經說明。如果想詳細了解FPGA 模塊的設計結構可以參閱光盤中原理圖中的fpga.pdf 。4.8.2加載模式FPGA 模塊通過下載電纜與計算機進行連接，下載配置FPGA 和PROM 。配置方式有兩種，可使用串行主模式或JTAG 方式，加載方式的選擇可通過一

12、個4位的撥碼開關來實現(xiàn)。在串行主模式時，系統(tǒng)在上電時自動將PROM 中的內容加載到FPGA 中，如果加載成功在撥碼開關旁的加載指示燈會快速熄滅，此種模式一般是在工程調試通過以后為了使FPGA 小系統(tǒng)能夠脫機工作才使用。在JTAG 模式下FPGA 和PROM 的加載是通過計算機來完成的，此種模式一般是在工程調試過程中反復驗證設計時采用。在調試過程中一般只加載FPGA 進行調試就夠了，考慮到PROM 的使用壽命有限，最好在設計通過后再加載PROM 。 撥碼開關配置表表4.8.1 4.9 MCU 模塊在此僅就MCU 模塊與電子技術綜合實驗箱底板的連接關系及其信號定義進行簡單介 紹，單MCU 模塊的詳

13、細介紹將在第七部分進行。MCU 主要通過兩排擴展接口通過底板與 其他模塊建立連接關系。如圖4.9.1 圖4.9.1410 AD/DA模塊電子技術綜合實驗箱加入了高速的模數(shù)與數(shù)模轉換模塊，模塊上包含一路模數(shù)轉換器和一路數(shù)模轉換轉換器，精度均為12位，模數(shù)轉換速度為25MSPS ，數(shù)模轉換速度為100MSPS ，非常適合于各種高速數(shù)據的采集。 各接口的位置圖如圖4.10.1： 圖 4.10.1如圖4.10.1所示：J15為模塊的5V 供電選擇開關，當開關置于“MB ”時，模塊由實驗箱的底板供電，當置于“O ”時，模塊由外部電源經過外部5V 輸入端子供電。J16為模塊的3.3V 供電選擇開關，當開關

14、置于“MB ”時，模塊由實驗箱的底板供電，當置于“O ”時，模塊由外部電源經過外部3.3V 輸入端子供電。J13為模塊的-5V 供電選擇開關，當開關置于“MB ”時，模塊由實驗箱的底板供電，當置于“O ”時，模塊由外部電源經過外部5V 輸入端子供電。J17為AD 芯片的時鐘的測試端子，J6為電位抬升電位器，因為AD9225的輸入信號最大范圍為0到4V ，而實際的輸入信號可能是正負的，所以要將輸入信號的電位抬升以滿足AD 的需要。SMA 座P1是未經前級處理的信號輸入端，該信號經過由NE5532組成的兩級有源低通濾波器和電位抬升電路進入由AD8055組成的電壓跟隨器最后送入AD9225，這里有源

15、低通濾波器的理論截止頻率為1M ，因此輸入信號必須小于1M 。J2_1為P1信號的測試端子。SMA 座J8_1的輸入信號直接進入ad8055組成的電壓跟隨器，這樣方便用戶自行設計AD 的前級輸入電路。J9為j8_1信號的測試端子。J14為電壓跟隨器AD8055的輸出及AD9225的輸入。SMA 座J29為DA 芯片AD9752的外部參考電壓輸入座，為DA 芯片提供穩(wěn)定的參考電壓。JP5為DA 芯片參考電壓選擇開關，當JP5置于“1.2V ”時，DA 芯片內部的參考電壓產生電路為DA 提供穩(wěn)定的參考電壓，當JP5置于“O ”時，DA 芯片的參考電壓由j29提供。 模塊上的AD 芯片的輸入量程可以

16、通過單刀雙擲開關JP3選擇，當JP3置于“2V ”時，AD 輸入量程為0到4V ，當JP3置于“1V ”時，AD 輸入量程為0到2V 。AD9225和AD9752的電路結構圖分別由由圖4.10.2和圖4.10.3所示： 圖4.10.2 圖4.10.3 圖4.10.4411 RAM_ROM模塊RAM_ROM模塊中包含一片64K*16的SRAM IDT71V016，可以通過在FPGA 內部生成 SRAM 控制器來實現(xiàn)對SRAM 的讀寫，模塊中還包含一片符合I2C 通信標準的EEPROM 24C16，可以通過在FPGA 內部實現(xiàn)I2C 總線協(xié)議控制器完成對EEPROM 的讀寫。電路及接口結構如圖19

17、和圖20所示： 圖 4.11 圖 4.124.13 DDS模塊DDS 模塊使用了一塊標準DDS 集成芯片AD9852AST ，模塊上提供了一片500MHz 的有源時鐘晶體，AD9852 的使用方法請參閱AD9852.pdf 。AD9852 是AD 公司生產的輸出頻率可達DC2120MHz 的直接數(shù)字式頻率綜合器(DDS單片集成電路。能產生高穩(wěn)定的頻率、相位、幅度可編程控制的信號。該DDS 性能優(yōu)越、功耗小、價格低。最高系統(tǒng)時鐘300MHz, 參考時鐘可單端輸入也可差分輸入。內有可編程參考時鐘倍頻器、反辛格函數(shù)濾波器、數(shù)字乘法器、兩個12 位數(shù)模變換器、高速模擬比較器和接口邏輯電路。48 位頻率

18、控制字, 頻率分辨率可達到1. 066LHz; 參考時鐘可倍頻4 20 倍, 可省去用戶產生300MHz 時鐘; 3p s 的超高速比較器, 可把輸出變成方波。其電源電路圖如4.13： 圖4.13接口電路部分如圖4.14： 圖4.14AD9852主電路部分如圖4.15： 圖4.15各接插件作用如圖4.16：五、MCU 單片機小系統(tǒng)詳述5.1、系統(tǒng)簡介該小系統(tǒng)以51系列單片機為核心，外圍擴展了7段碼顯示器、液晶顯示器、按鍵、RAM, 等外設，功能齊全, 可用串口和ISP 兩種模式進行程序下載，可以免去使用器與仿真器的麻煩。5.2、功能特點 5V 電源模塊； 51系列核心單片機，與多款型號兼容；

19、地址、數(shù)據、中斷等多種擴展接口； ISP 功能，可免除使用編程器； 8個7段數(shù)碼管； 128*64點陣液晶； 4行4列按鍵； 32K 靜態(tài)RAM ； 11.0592MHz 晶振；5.3、軟、硬件安裝5.3.1硬件安裝如圖5.1圖5.1 5.3.2 Keilc51軟件的安裝及使用簡介 keilc51編譯器的安裝與使用keilc51的安裝與普通軟件的安裝基本一樣，安裝方法請參閱軟件安裝說明。keilc51的使用方法如下： 運行keilc51進入編輯界面 如圖5.2 圖5.2 首先進行輸出文件設置，進入菜單project/options for target選擇OUTPUT 選項卡，勾 選Creat

20、 HEX File項，如圖5.3所示： 圖 5.3 進入菜單project/new project建立一個新工程 如圖5.4所示 圖5.4 選擇你要保存的路徑, 輸入工程文件的名字 如圖 5.5所示 圖 5.5 根據小系統(tǒng)上使用的單片機選擇相應的型號如圖 5.6所示 圖5.6 單擊“Target 1”前面的“”號，然后在“Source Group 1”上單擊右鍵，彈出如圖5.6所示界面加入源文件。如還沒有源文件請先進入菜單File/New生成一個*.C格式的文件。 圖5.6 程序編寫完成后進入菜單Project/Build target編譯工程，如圖 5.7所示，生成的*.HEX文件即可作為下

21、載程序使用。 圖 5.75.3.3 STC-ISP V35 的使用介紹1、 運行STC-ISP V35 按圖5.8 首先選擇單片機，在MCU Type 中選擇系統(tǒng)板上對應的單片機型號, 串口，波特率。 圖 5.82、按下, 如圖5.9進行選擇要下載的代碼文件 3、按下 后 ，給實驗箱上電 4、出現(xiàn) 如圖5.10所示界面，程序下載完成。 圖5.9 圖5.105.4系統(tǒng)硬件及功能介紹5.4.1系統(tǒng)總體結構框圖5.11 圖 5.115.4.1 八個發(fā)光二極管本系統(tǒng)中，八個發(fā)光二極管分配的地址為 0XA400H ,并且是低電平點亮 。 連接如圖 5.12所示 。21 圖 5.125.4.2 128*6

22、4液晶液晶模塊采用的是SMG12864C ，共128列64行可顯示8*8字符128個、16*16漢字 32個。連接如圖5.13所示 具體操作請參閱SMG12864C.PDF 。圖 5.13 其中為CS3分配的地址為0xA200，為CS4分配的地址為0xA300。5.4.3 8位7段碼數(shù)碼管7段碼數(shù)碼管為連四位共陽極顯示器，分為左右各四位。本系統(tǒng)中采用硬件實現(xiàn)地址譯 碼，每一位數(shù)碼管均分配一個獨立地址，操作控制簡單。原理圖如圖5.14所示 ，地址分配如下：LED1:0xA000、LED2:0xA001、LED3:0xA002、LED4:0xA003、LED5:0xA004LED6: 0xA005

23、、LED7: 0xA006、LED8:0xA007 22圖 5.144.4.4 4*4 鍵盤本小系統(tǒng)中44陣列鍵盤采用查詢方式讀取按鍵值，分配的物理地址為CS2:0XA100。 在讀取按鍵時需要通過P13和P14區(qū)分按鍵響應所在行，通過軟件判斷按鍵響應所在列。原理圖如圖5.15 所示 23圖 5.154.4.5存儲器小系統(tǒng)中配備了32K 靜態(tài)RAM 器件為HM62256，物理地址從0000H 到7FFFH 。原理圖 如圖 5.16圖5.164.4.6擴展接口小系統(tǒng)共有三排擴展接口如電路圖5.16所示。其中包括數(shù)據線D0D7、地址線A0A15、ALE 、WR 、RD 、P10、P11、P12、P

24、15、外部中斷INT0-INT1、外部事件計數(shù)器T0-T1、232串行通信接口RXD 、TXD （此處信號為TTL 電平，如果需要與外界232設備通信需要制作電平轉換電路。切忌將未接電平轉換電路直接將外部信號接入小系統(tǒng)，這 樣會將單片機燒毀）、外部地址擴展片選信號CS6CS7（物理地址分別為A800H 、C800H ）。 24圖 5.177.5小系統(tǒng)譯碼電路結構最小系統(tǒng)上的全部硬件除EEPROM 以外均是采用總線方式進行擴展的，每一個硬件均 占用特定的物理地址。為了減少芯片的使用數(shù)量和降低PCB 板布線的復雜度，本系統(tǒng)使用 小規(guī)?？删幊踢壿嬈骷礼AL 代替74系列芯片實現(xiàn)譯碼電路。具體硬件MC

25、U.pdf 中U21, 邏輯表達式如下：LED_CS=(A=0XA0 &(!WR KEY_CS=!(A=0XA1&(!RD; LED_E=(A>=0XA2&(&( LED_CS=(A=0xA0&(!WR; KEY_CS=!(A=0xA1&(!R DLCD_E=(A0xA2&(A0xA3&(!(WR&RD; LCD_L_CS=(A=0xA2; LCD_R_CS=(A=0xA3;OUT1_CS=(A=0xA4&(!(WR&R D;OUT2_CS=(A0xA8&(A0xC7&(!(WR&am

26、p;R D; OUT3_CS=(A0xC8&(A0xFF&(!(WR&R D; 其中：A 為高8位地址A8.15； WR 與RD為讀寫控制信號；LED_CS為數(shù)碼管顯示器片選信號，高電平有效，物理地址范圍為0xA0000xA0FF ， 因為小系統(tǒng)上只有八個數(shù)碼管顯示器，實際只用到0xA0000xA007八個地址； KEY_CS為鍵盤片選信號，低電平有效，物理地址范圍為0xA1000xA1FF ，實際地 址僅用到了0xA100；LCD_L_CS為液晶左半部分片選信號，高電平有效，物理地址范圍為0xA2000xA2FF ， 實際地址僅用到了0xA200；LCD_R_CS為液

27、晶右半部分片選信號，高電平有效，物理地址范圍為0xA3000xA3FF ， 實際地址僅用到了0xA300；LCD_E為液晶使能信號，高電平有效，物理地址范圍為0xA2000xA3FF ，實際地址 僅用到了0xA200和0xA300兩個地址；OUT1_CS、OUT2_CS、OUT3_CS為外部擴展片選信號，在小系統(tǒng)外部以總線的方式 擴展其他硬件設備時可以利用其作為片選信號，高電平有效，地址范圍分別為250xA4000xA4FF 、0xA8000xC7FF 、0xC8000xFFFF 。用戶可以根據自己的需要修改三者的邏輯表達式，只要保證不與LED_CS、KEY_CS、LCD_L_CS、LCD_R

28、_CS、LCD_E 和片外RAM 地址沖突即可。5.6 MCU 小系統(tǒng)測試說明本單片機最小系統(tǒng)的測試共包括七個部分分別為：串口線、單片機、數(shù)碼管、按鍵、 液晶、RAM 、AD 、晶振。5.6.1串口線用串口線將MCU 小系統(tǒng)與計算機相連，啟動STC-ISP V35 編程軟件，接通實驗箱電源將CD-ROM->DEMO->sys->sys.hex下載到小系統(tǒng)上的單片機中，如能正常下載說明串口線是好的，如不能正常下載可能出現(xiàn)的原因為串口線壞或單片機壞。可先更換一條好的串口線在進行一次下載，如問題同樣存在說明單片機是壞的，請更換單片機。如可以下載說明串口線有問題.5.6.2 單片機如

29、果可以進行程序下載，并且在下載完程序后在未按任何按鍵以前數(shù)碼管顯示全部為0 或液晶有相應內容顯示，說明單片機沒有問題。如果可以下載但數(shù)碼管和液晶都無顯示請 用示波器測試單片機的第30腳如果沒有任何信號產生，說明單片機已壞，請更換單片機。5.6.3數(shù)碼管數(shù)碼管一般不易損壞，如果在下載完程序后發(fā)現(xiàn)全部或個別不能顯示可能是板上U11、 U12、U13中的某個芯片出了故障，請更換芯片。5.6.4按鍵在下載完程序后分別按下第一行第一列到第八列數(shù)碼管會分別顯示0到7，按下第二行 第一到第四列數(shù)碼管分別顯示8、9、A 、B 等數(shù)字，按下第四行第一列按鍵時液晶屏被全 部清空，按下第四行第二列按鍵時液晶屏被全部

30、填充為黑，按下第四行第三列按鍵時檢測 AD ，AD 采集的電壓值在數(shù)碼管上顯示，按下第四行最后一列按鍵時檢測RAM ，RAM 損毀單元數(shù)量使用數(shù)碼管后五位顯示。如果在按下第一行(第二行 按鍵時某一個按鍵無反應，請按與其在同一列的第三行(第四行 按鍵如果有反應說明第一行(第二行 的按鍵有問題請進行更換，如果第一行(第二行 與第三行(第四行 的情況相反說明第三行的按鍵有問題請進行更換，如果同一列的兩個按鍵均無反應請更換U13。 5.6.5 液晶在下載完程序后在未按任何按鍵以前液晶有相應內容顯示說明液晶沒有問題，如無顯 示請調節(jié)板上電位器W1將其對比度調節(jié)到合適數(shù)值，因為液晶對比度會隨著外界溫度變

31、化。按下第四行第一列按鍵時液晶屏被全部清空，按下第四行第二列按鍵時液晶屏被全部 填充為黑。 5.6.6 RAM按下第二行最后一列按鍵時檢測RAM ，損毀單元數(shù)量使用數(shù)碼管后五位顯示，并再第六位顯示E, 表示現(xiàn)在檢測的是RAM 損毀數(shù)數(shù)量。如果數(shù)碼管顯示為0則RAM 的全部單元都是好的，如果有數(shù)值則代表損壞單元數(shù)量，RAM 仍然可以使用，但是一定要注意在編寫用戶程序使用外部數(shù)據存儲器時，一定要先編寫一段測試程序保證開辟的存儲空間內無損壞單元。5.6.7 AD按圖 5.18 接短接帽(圖標 代表短接帽連接的位置, 調節(jié)電位器W2 , 數(shù)碼管顯示AD 所測的電壓。如果沒有顯示，則檢查AD/DA選擇跳

32、針是否連接到了AD 選擇端。有問題請將JP3選擇5.0V 。問題存在請換 TLC549 圖 5.18六、ISE9.1簡明教程本教程以跑馬燈實驗為例簡要介紹ISE9.1的使用方法。本實驗利用 FPGA產生變化的8位數(shù)據傳給單片機，單片機將接收到的數(shù)據直接顯示在發(fā)光二極管上來演示跑馬燈的變化。系統(tǒng)設計時，控制發(fā)光二極管的引腳與其他引腳復用，具體電路如圖5.12所示，應注意對應引腳輸出為0時，發(fā)光二極管才被點亮。實驗步驟1. 單擊“開始->程序->Xilinx ISE9.1i->Project Navigator”，進入ISE 軟件。2. 選擇File->New Projec

33、t，出現(xiàn)如圖 6.1 所示的窗口。我們先選擇工程存放的路徑，然后 輸入工程名稱。系統(tǒng)自動為每一個工程設定一個目錄，目錄名為工程名。再選擇頂層模塊 類型為HDL 。 圖6.13. 單擊“下一步”，出現(xiàn)如圖6.2所示的窗口，在該窗口中來選擇設計實現(xiàn)時所用的器件。 在這里的選擇與目標板上的FPGA 必須一致，否則生成的下載文件無法配置到FPGA 中。 此處若選擇錯了，可以在后面隨時修改這些設置。其中DeviceFamily 表示目標器件的類型；Device 表示目標器件的具體型號；Package 表示器件的封裝；SpeedGrade 表示器件的速 度等級。電子技術綜合實驗箱所采用的器件為Spanta

34、n3、40萬門、封裝為PQ208、速度 等級為4的FPGA ，因此選擇器件Spartan3，xc3s400，PQ208，-4。 圖6.24. 因為這里我們重新編寫V erilog 源代碼，而不是使用以前設計好的源代碼，故再單擊“下 一步”，“下一步”，單擊“完成”，工程創(chuàng)建完畢。5. 這時的界面如圖6.3所示，這里需要關注的是界面左上角出現(xiàn)的小框為源文件的管理窗口，在其下面的窗口為我們選擇不同的源文件時其所有可能操作的顯示窗口；右半部分窗 口為我們設計輸入代碼的窗口；下面的窗口為編譯等信息的顯示窗口。我們可以在輸入不 同文件后選中不同的文件，看看進程窗口中的變化。這樣，新建了一個工程，下一步就

35、要 在工程中輸入一些設計文件來實現(xiàn)我們的設計。 圖6.36. 選擇Project->New Source；（或在Sources in Project窗口中單擊鼠標右鍵選擇“New Source ”）出現(xiàn)如圖6.4所示的窗口；選擇Verilog Module（Verilog 模塊）作為新建源文 件的類型；在文件名中鍵入“LED_pmd”。 圖6.47. 單擊“下一步”；“下一步”；單擊“完成”，完成這個新源程序的創(chuàng)建。新源程序文 件LED_pmd.v將會顯示在HDL 編輯窗口中，如圖6.5所示。 圖6.56. 輸入源文件內容如下：module LED_pmd (clk,ledkey_d;i

36、nput clk;output 7:0 ledkey_d;reg 7:0 ledkey_d;reg 28:0 count;wire 2:0 fclk;wire 2:0 mode;reg 7:0 led0, led1, led2, led3, led4, led5, led6, led7;assign fclk2:0 = count25:23;assign mode2:0 = count28:26;always (posedge clkbegincount = count + 1;endalways (fclk /mode0begincase(fclk3'b000: led0 = 8&#

37、39;b11111110;3'b001: led0 = 8'b11111101;3'b010: led0 = 8'b11111011;3'b011: led0 = 8'b11110111; 3'b100: led0 = 8'b11101111; 3'b101: led0 = 8'b11011111; 3'b110: led0 = 8'b10111111; 3'b111: led0 = 8'b01111111; endcaseendalways (fclk /mode1 beginca

38、se(fclk3'b000: led1 = 8'b01111111; 3'b001: led1 = 8'b10111111; 3'b010: led1 = 8'b11011111; 3'b011: led1 = 8'b11101111; 3'b100: led1 = 8'b11110111; 3'b101: led1 = 8'b11111011; 3'b110: led1 = 8'b11111101; 3'b111: led1 = 8'b11111110; endca

39、seendalways (fclk /mode2 begincase(fclk3'b000: led2 = 8'b01111110; 3'b001: led2 = 8'b10111101; 3'b010: led2 = 8'b11011011; 3'b011: led2 = 8'b11100111; 3'b100: led2 = 8'b11100111; 3'b101: led2 = 8'b11011011; 3'b110: led2 = 8'b10111101; 3'b11

40、1: led2 = 8'b01111110; endcaseendalways (fclk /mode3 begincase(fclk3'b000: led3 = 8'b11111110; 3'b001: led3 = 8'b11111100; 3'b010: led3 = 8'b11111000; 3'b011: led3 = 8'b11110000; 3'b100: led3 = 8'b11100000;3'b101: led3 = 8'b11000000;3'b110: led

41、3 = 8'b10000000;3'b111: led3 = 8'b00000000;endcaseendalways (fclk /mode4begincase(fclk3'b000: led4 = 8'b01111111;3'b001: led4 = 8'b00111111;3'b010: led4 = 8'b00011111;3'b011: led4 = 8'b00001111;3'b100: led4 = 8'b00000111;3'b101: led4 = 8'b0

42、0000011;3'b110: led4 = 8'b00000001;3'b111: led4 = 8'b00000000;endcaseendalways (fclk /mode5begincase(fclk3'b000: led5 = 8'b00000000;3'b001: led5 = 8'b11111111;3'b010: led5 = 8'b00000000;3'b011: led5 = 8'b11111111;3'b100: led5 = 8'b00000000;3

43、9;b101: led5 = 8'b11111111;3'b110: led5 = 8'b00000000;3'b111: led5 = 8'b11111111;endcaseendalways (fclk /mode6begincase(fclk3'b000: led6 = 8'b01010101;3'b001: led6 = 8'b10101010;3'b010: led6 = 8'b01010101;3'b011: led6 = 8'b10101010;3'b100: led6

44、 = 8'b01010101;3'b101: led6 = 8'b10101010;3'b110: led6 = 8'b01010101;3'b111: led6 = 8'b10101010;endcaseendalways (fclk /mode7begincase(fclk3'b000: led7 = 8'b11111100;3'b001: led7 = 8'b11111001;3'b010: led7 = 8'b11110011;3'b011: led7 = 8'b11

45、100111;3'b100: led7 = 8'b11001111;3'b101: led7 = 8'b10011111;3'b110: led7 = 8'b00111111;3'b111: led7 = 8'b01111110;endcaseendalways (modebegincase(mode3'b000: ledkey_d = led0;3'b001: ledkey_d = led1;3'b010: ledkey_d = led2;3'b011: ledkey_d = led3;3'

46、;b100: ledkey_d = led4;3'b101: ledkey_d = led5;3'b110: ledkey_d = led6;3'b111: ledkey_d = led7;endcaseendendmodule9. 點擊保存所有文件，下面開始編譯一下看有沒有錯誤，我們在Sources in Project:窗口中 選中LED_pmd(LED_pmd.v，在Processes for Source:“LED_pmd”窗口中雙擊Synthesize XST ，如果編譯沒有問題，我們繼續(xù)往下進行設計。10. 為設計添加約束文件，約束文件的作用是把設計中的外部

47、端口與目標板上具體的芯片 引腳對應起來，我們點擊Project->New Source，會出現(xiàn)一個新建源文件的窗口，我們選 擇新建文件類型為Implementation Constraints File，文件名為LED_pmd_ucf，在Add to Project 前打勾，表示將該文件添加到工程中，點擊下一步，選中與“LED_pmd”關聯(lián)，直接點擊 下一步，這時候出現(xiàn)剛剛新建的文件的一些信息，我們點擊完成。11. 在Sources in Project:窗口中選中LED_pmd_ucf.ucf，在Processes for Source:“LED_pmd_ucf.ucf”窗口中點擊Us

48、er Constraints前面的加號以展開它，再雙擊下面的Edit Constraints （Text ）, 這時候會出現(xiàn)以文本方式來編譯約束文件的窗口，我們在其中輸入如 下內容：NET "clk" LOC = "p76" ;NET "ledkey_d<0>" LOC = "p101" ;NET "ledkey_d<1>" LOC = "p107" ;NET "ledkey_d<2>" LOC = "p109

49、" ;NET "ledkey_d<3>" LOC = "p113" ;NET "ledkey_d<4>" LOC = "p115" ;NET "ledkey_d<5>" LOC = "p117" ;NET "ledkey_d<6>" LOC = "p120" ;NET "ledkey_d<7>" LOC = "p123" ;12

50、. 點擊保存所有文件，下面就開始具體的實現(xiàn)了，我們在Sources in Project:窗口中選中 LED_pmd(LED_pmd.v，在Processes for Source:“LED_pmd”窗口中雙擊Generate Programming File生成下載到FPGA 中的led_pmd.bit文件。13. 在Processes for Source:“LED_pmd”窗口中點擊Generate Programming File前的加號展 開它, 然后雙擊Generate PROM,ACE,or JTAG File 在出現(xiàn)的對話框如圖6.6中選擇prepare a PROM File

51、再點擊next 生成下載到PROM 中的mcs 文件 圖6.614. 點擊下一步圖6.7中的PROM File Name：處輸入要生成的mcs 文件的名字LED_pmd_mcs。 圖6.715. 點擊下一步在出現(xiàn)的圖6.8所示對話框中選擇芯片型號，本實驗板上所使用的PROM 芯 片型號為XCF02S ，點擊Add 后再點擊下一步（NEXT ），在彈出的對話框中選擇完成（Finish ）、Add File 。選擇在步驟12中生成的led_pmd.bit后點擊下一步。在出現(xiàn)Would you like add another design file to Data Stream:0?對話框中選擇“

52、否”，這時窗口中出現(xiàn)2個器件，在空白處右鍵，選擇Generate File，軟件將出現(xiàn)藍色的字樣，如圖6.9 圖6.8 圖6.916. 下面將設計文件下載到FPGA 或PROM 中，我們使用并口線或下載電纜將目標板與電腦 并口相連，接上評估板的電源，在圖6.9窗口中雙擊Boundary Scan, 然后在右邊的空白處右鍵，選擇Initialize Chain這時候如果正常將出現(xiàn)邊界掃描模式總結信息的對話框，提示找到了兩個器件。15. 這時候出現(xiàn)為目標器件選擇下載文件的對話框，我們首先為PROM 配置，出現(xiàn)第一個對話框如圖6.10時雙擊led_pmd.bit，以其作為XC3S400的下載文件。出現(xiàn)第二個對話框如圖6.11所示，雙擊LED_pmd.mcs以其作為XCF02S 的下載文件。 圖6.10 圖6.1116. 接下來會有警告信息提示開始時鐘已經更改為Jtag 時鐘，我們直接點擊確定就行了。17. 下