組原課設(shè)4PPM碼編碼器設(shè)計(jì)與實(shí)現(xiàn)

1、沈陽(yáng)航空航天大學(xué)課 程 設(shè) 計(jì) 報(bào) 告課程設(shè)計(jì)名稱：計(jì)算機(jī)組成原理課程設(shè)計(jì)課程設(shè)計(jì)題目：4PPM碼編碼器設(shè)計(jì)與實(shí)現(xiàn)院（系）：計(jì)算機(jī)學(xué)院專 業(yè)：網(wǎng)絡(luò)工程班 級(jí)：84010201學(xué) 號(hào)：姓 名： 指導(dǎo)教師：完成日期：2011年01月14日目 錄第1章 總體設(shè)計(jì)方案11.1設(shè)計(jì)原理11.2設(shè)計(jì)思路12.2設(shè)計(jì)環(huán)境2第2章 詳細(xì)設(shè)計(jì)方案32.1 方案圖的設(shè)計(jì)與實(shí)現(xiàn)3器件的選擇與引腳鎖定32.2 功能模塊的設(shè)計(jì)與實(shí)現(xiàn)4寄存器模塊的設(shè)計(jì)與實(shí)現(xiàn)4譯碼電路模塊的設(shè)計(jì)與實(shí)現(xiàn)4計(jì)數(shù)器控制模塊設(shè)計(jì)及實(shí)現(xiàn)5數(shù)據(jù)并串轉(zhuǎn)換輸出的模塊設(shè)計(jì)及實(shí)現(xiàn)62.3 仿真調(diào)試6第3章 編程下載與硬件測(cè)試83.1 編程下載83.2 硬件測(cè)

2、試及結(jié)果分析8參考文獻(xiàn)10附 錄（電路原理圖）11第1章 總體設(shè)計(jì)方案1.1設(shè)計(jì)原理4PPM脈沖位置調(diào)制通信技術(shù)作為一種新興的通信技術(shù)，具有編碼簡(jiǎn)單、能量傳輸效率高的優(yōu)點(diǎn)。它的原理是被編碼的二進(jìn)制數(shù)據(jù)流每?jī)晌唤M合成一個(gè)數(shù)據(jù)碼元組（DBP），其占用時(shí)間Dt=500ns，再將該數(shù)據(jù)碼元組（DBP）分為4個(gè)125ns的時(shí)隙（chip），根據(jù)碼元組的狀態(tài)，在不同的時(shí)隙放置單脈沖。由于4PPM通信依賴信號(hào)光脈沖在時(shí)間上的位置傳輸信息，所以解調(diào)時(shí)先保證收發(fā)雙方時(shí)隙同步、幀同步，然后根據(jù)脈沖在500ns周期中的位置解調(diào)出發(fā)送數(shù)據(jù)。其編碼過(guò)程的輸入、輸出數(shù)據(jù)的對(duì)應(yīng)關(guān)系可用表1.1作簡(jiǎn)要概括：表.輸入碼元輸出碼

3、元要求串行輸入輸出，所以對(duì)信息設(shè)計(jì)編碼需要先將其分組，進(jìn)行串并轉(zhuǎn)換后將其編碼再轉(zhuǎn)換輸出。1.2 設(shè)計(jì)思路既然4PPM碼編碼是根據(jù)脈沖在一個(gè)碼元組周期中的位置來(lái)進(jìn)行編碼的，則可以將一個(gè)碼元組周期中的兩個(gè)時(shí)隙進(jìn)行分別標(biāo)記，例如用0，1分別來(lái)代表碼元組的第一，二時(shí)隙。如果脈沖存在于某個(gè)時(shí)隙中則將該時(shí)隙對(duì)應(yīng)的標(biāo)記值寄存下來(lái)，供后續(xù)模塊處理。針對(duì)上述提出的問(wèn)題，數(shù)據(jù)信息的串并轉(zhuǎn)換可以通過(guò)移位寄存器實(shí)現(xiàn)，轉(zhuǎn)換后將其每組并行輸入到譯碼器中編碼并輸出，然后將已編碼的并行數(shù)據(jù)送到數(shù)據(jù)選擇器中，通過(guò)計(jì)數(shù)器將數(shù)據(jù)依次輸出。2.2 設(shè)計(jì)環(huán)境硬件環(huán)境：偉福COP2000型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀、XCV200實(shí)驗(yàn)板、微機(jī)。

4、EDA環(huán)境：Xilinx foundation f3.1設(shè)計(jì)軟件。如圖1.1，1.2所示：圖 1.1 Xilinx foundation f3.1設(shè)計(jì)平臺(tái)圖 1.2 COP2000計(jì)算機(jī)組成原理集成調(diào)試軟件第2章 詳細(xì)設(shè)計(jì)方案2.1 方案圖的設(shè)計(jì)與實(shí)現(xiàn)計(jì)數(shù)器OutputInput數(shù)據(jù)選擇器譯碼器00055寄存器圖2.1 4PPM編碼器方案圖2.1.1器件的選擇與引腳鎖定（1）器件的選擇由于硬件設(shè)計(jì)環(huán)境是基于偉福COP2000型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀和XCV200實(shí)驗(yàn)板，故采用的目標(biāo)芯片為Xlinx XCV200軟件中可用芯片。（2）引腳鎖定圖形文件中的輸入/輸出信號(hào)安排到Xlinx XCV200

5、芯片指定的引腳上去，實(shí)現(xiàn)芯片的引腳鎖定，各信號(hào)及Xlinx XCV200芯片引腳對(duì)應(yīng)關(guān)系如表2.1所示。 表2.1信號(hào)和芯片引腳對(duì)應(yīng)關(guān)系圖形文件中的輸入/輸出信號(hào)XCV200芯片引腳信號(hào)INPUTP073CLKP103CLK1P213OUTPUTP1102.2 功能模塊的設(shè)計(jì)與實(shí)現(xiàn)由方案的設(shè)計(jì)圖可知，該設(shè)計(jì)方案可以分為四個(gè)模塊：寄存器模塊、譯碼電路模塊、計(jì)數(shù)器控制模塊、數(shù)據(jù)并串轉(zhuǎn)換輸出的模塊。下面對(duì)每個(gè)模塊進(jìn)行詳細(xì)敘述：寄存器模塊的設(shè)計(jì)與實(shí)現(xiàn) 此模塊實(shí)現(xiàn)將輸入的信息分組并進(jìn)行編碼并行輸出。通過(guò)兩個(gè)D觸發(fā)器連接成移位寄存器可以存儲(chǔ)數(shù)據(jù)并實(shí)現(xiàn)串行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)換。圖2.2 寄存器模塊譯碼電路模

6、塊的設(shè)計(jì)與實(shí)現(xiàn)此模塊就是將兩位二進(jìn)制數(shù)據(jù)轉(zhuǎn)化成4PPM碼，即00、01、10、11，分別對(duì)應(yīng)1000、0100、0010、0001。這個(gè)過(guò)程類似一個(gè)二四譯碼器。圖2.3 譯碼電路模塊圖 對(duì)譯碼器進(jìn)行仿真，這里用并行輸入輸出方式。圖2.4 譯碼電路模塊仿真波形計(jì)數(shù)器控制模塊設(shè)計(jì)及實(shí)現(xiàn)在此過(guò)程中采用了四位二進(jìn)制計(jì)數(shù)器，有四個(gè)T觸發(fā)器構(gòu)成，它可以實(shí)現(xiàn)四位計(jì)數(shù)功能，并且循環(huán)計(jì)數(shù)0.00圖2.5 計(jì)數(shù)器控制模塊圖2.2.4數(shù)據(jù)并串轉(zhuǎn)換輸出的模塊設(shè)計(jì)及實(shí)現(xiàn)本設(shè)計(jì)中的數(shù)據(jù)輸入是已經(jīng)編譯完成的并行數(shù)據(jù)，送入數(shù)據(jù)選擇器，通過(guò)門00圖2.6 數(shù)據(jù)并串轉(zhuǎn)換輸出的模塊 2.3 仿真調(diào)試仿真調(diào)試主要驗(yàn)證設(shè)計(jì)電路的邏輯功

7、能、時(shí)序的正確性，本設(shè)計(jì)中主要采用功能仿真方法對(duì)設(shè)計(jì)的電路進(jìn)行仿真。（1）建立仿真波形文件及仿真信號(hào)選擇功能仿真時(shí)，首先建立仿真波形文件，選擇仿真信號(hào)，對(duì)選定的輸入信號(hào)設(shè)置參數(shù)，在本設(shè)計(jì)的仿真中共有3個(gè)輸入，即INPUT、CLK、CLK1和一個(gè)輸出OUTPUT。（2）功能仿真結(jié)果與分析 功能仿真波形結(jié)果如圖2.7所示，對(duì)比圖2.4的并行輸入輸出可以看出功能仿真結(jié)果是正確的，進(jìn)而說(shuō)明電路設(shè)計(jì)的正確性。圖2.7 4PPM編碼器功能仿真波形第3章 編程下載與硬件測(cè)試3.1 編程下載將得到的*.bit文件下載到XCV200實(shí)驗(yàn)板的XCV200可編程邏輯芯片中。3.2 硬件測(cè)試及結(jié)果分析4PPM編碼器的

8、輸入數(shù)據(jù)通過(guò)XCV200實(shí)驗(yàn)板的輸入開關(guān)實(shí)現(xiàn)，輸出數(shù)據(jù)通過(guò)XCV200實(shí)驗(yàn)板的LED指示燈實(shí)現(xiàn)，其對(duì)應(yīng)關(guān)系如表3.1所示。表3.1引腳與實(shí)驗(yàn)板對(duì)應(yīng)關(guān)系圖形文件中的輸入/輸出信號(hào)XCV200實(shí)驗(yàn)板INPUTK0：0CLKK1：0CLK1K2：0OUTPUTA0 將編譯的bit文件下載到實(shí)驗(yàn)箱后，根據(jù)電路的引腳與實(shí)驗(yàn)板的對(duì)應(yīng)關(guān)系，可以用實(shí)驗(yàn)板控制輸入的信號(hào)，將表3.2中的信號(hào)通過(guò)實(shí)驗(yàn)板控制輸入。表3.2待輸入信號(hào)及應(yīng)輸出信號(hào)輸入信號(hào)輸出信號(hào)INPUT 00DATAO1000CLK11CLK101INPUT01DATAO0100CLK11CLK101經(jīng)過(guò)試驗(yàn)箱輸入上述待輸入信號(hào)后,可以驗(yàn)證輸出結(jié)果是

9、正確的.硬件測(cè)試如圖3.1所示。圖3.1 硬件測(cè)試參考文獻(xiàn)1 馬群生、溫冬嬋等.微計(jì)算機(jī)技術(shù).北京:清華大學(xué)出版社,20032 王愛英.計(jì)算機(jī)組成與結(jié)構(gòu)(第4版)M.北京：清華大學(xué)出版社，20063 唐朔飛.計(jì)算機(jī)組成原理.北京:高等教育出版社,20024 曹昕燕. EDA技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì)M.北京：清華大學(xué)出版社，20065 范延濱.微型計(jì)算機(jī)系統(tǒng)原理、接口與EDA設(shè)計(jì)技術(shù)M.北京：北京郵電大學(xué)出版社，20066 侯伯亨，顧新.VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)。西安：西安電子科技大學(xué)出版社，19997 杜建國(guó)。Veriling HDL 硬件描述語(yǔ)言。北京：國(guó)防工業(yè)出版社，20038 林

10、灶生，劉紹漢。Verilog FPGA 芯片設(shè)計(jì)。北京：北京航空航天出版社，2006附 錄（電路原理圖）課程設(shè)計(jì)總結(jié)： 兩周的課設(shè)使我對(duì)Xilinx foundation平臺(tái)有了深刻的了解，而且現(xiàn)在也可以比較熟練的應(yīng)用了，這是一個(gè)很大的收獲，增加了自己的計(jì)算機(jī)硬件知識(shí)，也培養(yǎng)了自己對(duì)計(jì)算機(jī)硬件的興趣。在設(shè)計(jì)過(guò)程中遇到了許多困難和問(wèn)題，但解決的同時(shí)也給自己帶來(lái)了喜悅和成功感，在電路設(shè)計(jì)過(guò)程中自己獨(dú)立思考，獨(dú)立完成電路設(shè)計(jì)和連接，使自己的獨(dú)立做事情的能力增強(qiáng)，因?yàn)槲移綍r(shí)有點(diǎn)馬虎，這次課程設(shè)計(jì)我又嘗到了教訓(xùn)，就是最開始的時(shí)候沒(méi)有把題目要求理解好，對(duì)此我常生了很大的困擾。我以后一定會(huì)盡力改正這個(gè)不好的習(xí)慣?？偟膩?lái)說(shuō)，這次課程設(shè)計(jì)，是一次