《計算機組成原理》課程設(shè)計報告

1、電子信息學(xué)院實驗報告書課程名：計算機組成原理 題 目： 實驗類別 【驗證】 班 級： 學(xué) 號： 姓 名： 評語：實驗態(tài)度：認(rèn)真（ ） 一般（ ） 差（ ）實驗結(jié)果：正確（ ） 部分正確（ ）錯（ ）實驗理論：掌握（ ） 熟悉（ ） 了解（ ） 不懂（ ）操作技能：強（ ） 一般（ ） 差（ ）實驗報告：好（ ） 一般（ ） 差（ ）成績： 指導(dǎo)教師： 曾憲文 批閱時間： 年 月 日目 錄第一章 實訓(xùn)任務(wù)概述21.1實訓(xùn)目的21.2 實訓(xùn)任務(wù)2第二章 設(shè)計內(nèi)容42.1 指令的執(zhí)行流程42.1.1“異或”指令42.1.2 讀取指令42.1.3 “ADD”指令42.2 儲存器42.3 運算器52.4

2、 硬件系統(tǒng)52.4.1計算機硬件組成52.4.2 采用門電路設(shè)計一個8位的全加器電路62.4.3 定點補碼加減法裝置邏輯框圖72.5 模型機綜合實驗72.5.2 轉(zhuǎn)移實驗7第三章 圖表格式83.1“異或”指令83.2 讀取指令83.3“ADD ”指令93.4 儲存器103.5 設(shè)計計算機運算器113.6 了解計算機硬件系統(tǒng)173.6.1 8位全加器173.6.2 定點補碼加減法邏輯圖173.7 運算器的邏輯組成及設(shè)計模型及綜合實驗183.7.1移位/取反實驗183.7.2 轉(zhuǎn)移實驗20第四章 個人總結(jié)224.1 主要結(jié)論224.2 對實訓(xùn)的認(rèn)識22參考文獻23致 謝2429第一章 課設(shè)任務(wù)概述

3、1.1課設(shè)目的通過本周的課設(shè)，使我們對計算機組成與體系結(jié)構(gòu)這門課有一個更深入的了解。主要要了解計算機的硬件組成、微操作以及儲存器中的地址變換等。將我們在課堂上所學(xué)的理論知識應(yīng)用于實踐。1.2 課設(shè)任務(wù)1、參考給出的或者課本上的計算機的硬件（應(yīng)有中斷功能）組成，寫出完成下面給定的指令格式的指令的執(zhí)行流程；（1）累加器內(nèi)容完成“異或”運算“異或” 指令的指令格式操作碼 DR SR（2）把一個內(nèi)存單元中的內(nèi)容讀到所選擇的一個累加器中。操作碼 DR SR(3)以下五條機器指令為選做題目，給出指令執(zhí)行流程（選做要求：(組號 mod 5)+1=紅色題目編號）：IN（輸入）、ADD（二進制加法）、STA（存

4、數(shù)）、OUT（輸出）、JMP（無條件轉(zhuǎn)移），其指令格式如下：助記符 機器指令碼 說明IN 0000 0000 “INPUT DEVICE”中的開關(guān)狀態(tài)àR0ADD addr 0001 0000 ×××× R0+addr àR0STA addr 0010 0000 ×××× R0à addrOUT addr 0011 0000 ×××× addr àBUSJMP addr 0100 0000 ××××

5、; addràPC2、以下三道為選做題目（選做要求：(組號 mod 3)+1=紅色題目編號）某機器中，已知配有一個地址空間為(00001FFF)16的ROM區(qū)域，現(xiàn)在用幾個SRAM芯片（8K×8位）形成一個16K×16位的RAM區(qū)域，起始地址為2000H。假設(shè)SRAM芯片有CS和WE控制端，CPU地址總線A15A0 ，數(shù)據(jù)總線為D15D0 ，控制信號為R / W（讀 / 寫），MREQ（當(dāng)存儲器讀或?qū)憰r，該信號指示地址總線上的地址是有效的）。要求：（1） 滿足已知條件的存儲器，畫出地址碼方案。（2） 畫出ROM與RAM同CPU連接圖。要求用128K×16

6、位的SRAM芯片設(shè)計512K×16位的存儲器，SRAM芯片有兩個控制端：當(dāng) CS 有效時該片選中。當(dāng)W/R=1時執(zhí)行讀操作，當(dāng)W/R=0時執(zhí)行寫操作。用64K×16位的EPROM芯片組成128K×16位的只讀存儲器。試問：。<1> 數(shù)據(jù)寄存器多少位？<2> 地址寄存器多少位？<3> 共需多少片EPROM?畫出此存儲器組成框圖。某機器中，已知配有一個地址空間為0000H-3FFFH的ROM區(qū)域?，F(xiàn)在再用一個RAM芯片(8K×8)形成40K×16位的RAM區(qū)域，起始地址為6000H,假定RAM芯片有和信號控制端。

7、CPU的地址總線為A15-A0，數(shù)據(jù)總線為D15-D0，控制信號為R/(讀/寫)， (訪存)，要求：（1） 畫出地址譯碼方案。（2） 將ROM與RAM同CPU連接。3、設(shè)計計算機運算器（包括邏輯框圖與指令系統(tǒng)，以及各指令的微程序流程圖）4、了解計算機的硬件系統(tǒng)。就計算機的某些硬件組成部分，說明對其認(rèn)識。（1）采用門電路設(shè)計一個8位的全加器電路 （2）定點補碼加減法裝置邏輯框圖5、運算器的組成及設(shè)計模型機綜合實驗。第二章 設(shè)計內(nèi)容2.1 指令的執(zhí)行流程2.1.1“異或”指令“異或” 指令的指令格式操作碼 DR SR（DR:數(shù)據(jù)寄存器 SR：源寄存器）這條指令實現(xiàn)將目標(biāo)寄存器DR的內(nèi)容與

8、源 寄存器SR的內(nèi)容相異或并將結(jié)果存入目標(biāo)寄存器DR的功能。2.1.2 讀取指令操作碼 DR SR把源寄存器SR中的內(nèi)容讀到目標(biāo)寄存器DR中。2.1.3 “ADD”指令 以下五條機器指令為選做題目，給出指令執(zhí)行流程（選做要求：(組號 mod 5)+1=紅色題目編號）：IN（輸入）、ADD（二進制加法）、STA（存數(shù)）、OUT（輸出）、JMP（無條件轉(zhuǎn)移），其指令格式如下：助記符 機器指令碼 說明ADD addr 0001 0000 ×××× R0+addr àR02.2 儲存器要求用128K×16位的SRAM芯片設(shè)計512K×

9、;16位的存儲器，SRAM芯片有兩個控制端：當(dāng) CS 有效時該片選中。當(dāng)W/R=1時執(zhí)行讀操作，當(dāng)W/R=0時執(zhí)行寫操作。用64K×16位的EPROM芯片組成128K×16位的只讀存儲器。試問：。<1> 數(shù)據(jù)寄存器多少位？<2> 地址寄存器多少位？<3> 共需多少片EPROM?此存儲器組成框圖。2.3 運算器設(shè)計計算機運算器（包括邏輯框圖與指令系統(tǒng)，以及各指令的微程序流程圖）。指令系統(tǒng)是指計算機系統(tǒng)所有指令的集合，微程序是指實現(xiàn)一條機器指令功能的微指令序列，微指令是指實現(xiàn)一定操作功能的一組微命令，微命令對應(yīng)著相應(yīng)的微操作。這次課程設(shè)計我們

10、設(shè)計了TRA、JIA、JIAN、YU、HUO等微指令。2.4 硬件系統(tǒng)2.4.1計算機硬件組成 了解計算機的硬件系統(tǒng)。就計算機的某些硬件組成部分，說明對其認(rèn)識。答：構(gòu)成計算機的一般有“5大部分”，分別為：運算器、控制器、儲存器、輸入設(shè)備和輸出設(shè)備。(1)運算器運算器用來實現(xiàn)算術(shù)運算和邏輯運算。主要由：算術(shù)邏輯單元（ALU）、累加器、狀態(tài)寄存器、通用寄存器組等組成。算術(shù)邏輯運算單元（ALU）的基本功能為加、減、乘、除四則運算，與、或、非、異或等邏輯操作，以及移位、求補等操作。計算機運行時，運算器的操作和操作種類由控制器決定。運算器處理的數(shù)據(jù)來自存儲器；處理后的結(jié)果數(shù)據(jù)通常送回存儲器，或暫時寄存在

11、運算器中。與Control Unit共同組成了CPU的核心部分。（2）控制器控制器根據(jù)指令的功能產(chǎn)生相應(yīng)的控制信號，控制其它部分的工作以便實現(xiàn)指令的功能。主要由程序計數(shù)器、指令寄存器、指令譯碼器、時序產(chǎn)生器和操作控制器組成，它是發(fā)布命令的“決策機構(gòu)”，即完成協(xié)調(diào)和指揮整個計算機系統(tǒng)的操作?？刂破鞴ぷ鞯膶嵸|(zhì)就是解釋程序，它每次從存儲器讀取一條指令，經(jīng)過分析譯碼，產(chǎn)生一系列操縱計算機其他部分工作的控制信號（操作命令），發(fā)想各個部件，控制各部件動作，是整個機器連續(xù)，有條不紊地運行。高級計算機中的控制器可以改變某些指令的順序，以改善性能。對所有CPU而言，一個共同的關(guān)鍵部件是程序計數(shù)器，它是一個特殊的

12、寄存器，記錄著將要讀取的下一條指令的存儲器中的位置。（3）儲存器存儲器用來存放數(shù)據(jù)和程序。主要功能是存儲程序和各種數(shù)據(jù)，并能在計算機運行過程中高速、自動地完成程序或數(shù)據(jù)的存取。存儲器是具有“記憶”功能的設(shè)備，它采用具有兩種穩(wěn)定狀態(tài)的物理器件來存儲信息。這些器件也稱為記憶元件。在計算機中采用只有兩個數(shù)碼“0”和“1”的二進制來表示數(shù)據(jù)。記憶元件的兩種穩(wěn)定狀態(tài)分別表示為“0”和“1”。日常使用的十進制數(shù)必須轉(zhuǎn)換成等值的二進制數(shù)才能存入存儲器中。計算機中處理的各種字符，例如英文字母、運算符號等，也要轉(zhuǎn)換成二進制代碼才能存儲和操作。（4）輸入設(shè)備用于把原始數(shù)據(jù)和處理這些數(shù)據(jù)的程序輸入到計算機中。是計算

13、機與用戶或其他設(shè)備通信的橋梁。輸入設(shè)備是用戶和計算機系統(tǒng)之間進行信息交換的主要裝置之一。鍵盤，鼠標(biāo)，攝像頭，掃描儀，光筆，手寫輸入板，游戲桿，語音輸入裝置等都屬于輸入設(shè)備。輸入設(shè)備（InputDevice）是人或外部與計算機進行交互的一種裝置，用于把原始數(shù)據(jù)和處理這些數(shù)的程序輸入到計算機中。計算機能夠接收各種各樣的數(shù)據(jù)，既可以是數(shù)值型的數(shù)據(jù)，也可以是各種非數(shù)值型的數(shù)據(jù)，如圖形、圖像、聲音等都可以通過不同類型的輸入設(shè)備輸入到計算機中，進行存儲、處理和輸出。（5）輸出設(shè)備用于數(shù)據(jù)的輸出。是計算機的終端設(shè)備，用于接收計算機數(shù)據(jù)的輸出顯示、打印、聲音、控制外圍設(shè)備操作等。也是把各種計算結(jié)果數(shù)據(jù)或信息以

14、數(shù)字、字符、圖像、聲音等形式表示出來。常見的有顯示器、打印機、繪圖儀、影像輸出系統(tǒng)、語音輸出系統(tǒng)、磁記錄設(shè)備等。2.4.2 采用門電路設(shè)計一個8位的全加器電路 圖2.4.2.1 1位全加器輸入輸出AiBiCi-1SiCi0000000110010100110110010101011100111111Si=AiBiCi-1Ci=AiBi+(AiBi)Ci-12.4.3 定點補碼加減法裝置邏輯框圖 進行加減運算時，最少要有兩個數(shù)據(jù)寄存器，存放加數(shù)和被加數(shù)。還要設(shè)置一個實現(xiàn)加法運算的全加器。運算結(jié)果通常放在被加數(shù)寄存器中，所以被加數(shù)寄存器又叫累加寄存器。定點補碼加減法裝置的邏輯框圖如圖3-

15、3所示，其中A寄存器為累加寄存器，用于存放被加數(shù)或被減數(shù)以及運算結(jié)果；B寄存器為接收數(shù)據(jù)寄存器，用于接收由主存讀出的數(shù)據(jù)，存放加數(shù)或減數(shù)；Q為加法器，實現(xiàn)加法運算。加法器的數(shù)據(jù)輸入端有兩個，分別接收A寄存器和B寄存器的數(shù)據(jù)，加法過程中相鄰各位間的進位關(guān)系在內(nèi)部已逐位連好，圖-中未表示出來。加法器最低位之進位Cn+1單獨引出，以便實現(xiàn)變補運算時，末位加1的需要。 加法器的B數(shù)據(jù)輸入端用于在加法運算時送入B的值，由B寄存器的觸發(fā)器Q端輸出；在做減法運算時，實際上送入加法器的數(shù)據(jù)是B的反碼，加法器末位再加1，即實現(xiàn)送入（-B）補碼的要求，B的反碼由B寄存器觸發(fā)器之反向端引出。加法器的B輸入端實際上是

16、兩路輸入，由二選一的與或門實現(xiàn)。 在做加法運算時，加法裝置需要3個控制信號，全加器Q有2個輸入端，A輸入端需要控制器送來AQ的信號，把A寄存器的內(nèi)容送入Q，B輸入端需要控制器送來BQ的信號，把B寄存器內(nèi)容送入Q，加法結(jié)果存入A寄存器還需要QA的控制信號，才能完成加法運算。當(dāng)然，這里假定A寄存器已經(jīng)放入被加數(shù)，B寄存器已經(jīng)放入加數(shù)。2.5 模型機綜合實驗2.5.1 實驗數(shù)據(jù)：01H圖2.5.1 移位/取反實驗源程序2.5.2 轉(zhuǎn)移實驗實驗數(shù)據(jù)：01H圖2.5.2 轉(zhuǎn)移實驗源程序第三章 實現(xiàn)結(jié)果啟動3.1“異或”指令PC->AR->ABUSDBUS->DR->IRPC+1-

17、>PC譯碼IR->AR->ABUSDUBS->DR->ALUALU->AC圖3-1.“異或”指令啟動3.2 讀取指令PC->AR->ABUSDBUS->DR->IRPC+1->PC譯碼IR->AR->ABUSDUBS->DR->AC圖3-2. 讀取指令3.3“ADD ”指令啟動PCARABUSDBUSDRIRPC+1PC譯碼或測試IRARABUS,DBUS->DR1,R0->DR2DR1->ALU,DR2->ALU,DR1+DR2->R0圖3-3.“ADD”指令3.4 儲存器

18、 1.存儲器的總?cè)萘繛椋?12k×16位（SRAM）+128k×16位(EPROM)=640K×16位。 數(shù)據(jù)寄存器為16位 。2.因為210=1024k>640k,所以地址寄存器為20位。3.所需EPROM芯片數(shù)為（128K×2B）/(64K×2B)=2(片)設(shè)存儲器地址空間分配如下：EPROM128KSRAM512KROM與RAM同CPU連接圖：圖3.4.1 ROM與RAM同CPU連接圖3.5 設(shè)計計算機運算器圖3.5.1 運算器邏輯框圖圖3.5.2 設(shè)計的指令圖3.5.3 設(shè)計出的指令對應(yīng)的微程序指令流程圖：圖3.5.4 TRA A

19、，#*指令流程圖圖3.5.5、3.5.6 將立即數(shù)01H轉(zhuǎn)入累加器A圖3.5.7 JIA A，#*指令流程圖圖3.5.8、3.5.9 累加器A中的值加01H存入累加器A圖3.5.10 JIAN A，#*指令流程圖圖3.5.11、3.5.12 累加器A中值減01H存入累加器A圖3.5.13 YU A，#*指令流程圖圖3.5.14、3.5.15 累加器A中值和02H相與存入累加器A圖3.5.16 HUO A，#*指令流程圖 圖3.5.17、3.5.18 累加器A中值和03H相或存入累加器A3.6 了解計算機硬件系統(tǒng)3.6.1 8位全加器圖3.6.1.1 8位全加器3.6.2 定點補碼加減法邏輯圖圖

20、3.6.2.1 定點補碼加減法邏輯圖3.7 運算器的邏輯組成及設(shè)計模型及綜合實驗3.7.1移位/取反實驗圖3.7.1 程序運行跟蹤結(jié)果圖圖3.7.2、3.7.3 立即數(shù)01H存入累加器A圖3.7.4、3.7.5 不帶進位右移累加器A圖3.7.6、3.7.7 帶進位左移累加器A圖3.7.8、3.7.9 累加器A內(nèi)容取反圖3.7.10 輸出累加器A內(nèi)容3.7.2 轉(zhuǎn)移實驗圖3.7.11程序運行跟蹤結(jié)果圖圖3.7.12、3.7.13 立即數(shù)01H存入累加器圖3.7.14、3.7.15 累加器減圖3.7.16 累加器A減1圖3.7.17、3.7.18 無進位且A=0跳到程序02地制，執(zhí)行累加器A減1圖3.7.19、3.7.20 有進位且A0跳到程序02地址，執(zhí)行累加器A減1圖3.7.21、3.7.22 無進位且A0無條件跳轉(zhuǎn)到程序開始，執(zhí)行立即數(shù)01H存入累加器A第四章 個人總