嵌入式系統(tǒng)原理與設計-知識點整理

1、第一章嵌入式處理器1嵌入式系統(tǒng)的概念組成：定義：以應用為主，以電腦技術為根底，軟硬件可裁剪，滿足系統(tǒng)對功能、性能、 可靠性、體積和功耗有嚴格要求的電腦系統(tǒng)。組成：硬件：處理器、存儲器、I / O設備、傳感器軟件：系統(tǒng)軟件， 應用軟件。2. 嵌入式處理器分類特點：分類：MPU Micro Processor Un it微處理器。一塊芯片，沒有集成外設接口。 內(nèi)部主要由運算器，控制器，存放器組成。 MCU Micro Controller Unit微控制器單片機。一塊芯片集成整個電腦系 統(tǒng)。 EDSP Embled Digital Signal Processor數(shù)字信號處理器。運算速度快，擅長

2、于大量重復數(shù)據(jù)處理 SOCSystem On Chip偏上系統(tǒng)。一塊芯片，內(nèi)部集成了 MPU和某一應用 常用的功能模塊3. 嵌入式處理器與通用電腦處理器的區(qū)別： 嵌入式處理器種類繁多，功能多樣 嵌入式處理器能力相對較弱，功耗低 嵌入式系統(tǒng)提供靈活的地址空間尋址能力 嵌入式系統(tǒng)集成了外設接口4. 哈佛體系結構：指令和數(shù)據(jù)分開存儲嵌入式存儲結構特征：在同一機器周期內(nèi)指令和數(shù)據(jù)同時傳輸馮諾依曼體系結構：指令和數(shù)據(jù)共用一個存儲器一一通用式存數(shù)結構數(shù)據(jù)存儲結構多字節(jié)：大端方式：低地址存高位；小端方式：高地址存高位6. ARM指令集命名：V1V8ARMV表示的是指令集7.ARM內(nèi)核命名：.命名規(guī)那么：AR

3、M x y z T D M I E J F S X-系列版本y-一當數(shù)值為“ 2時，表示MMU內(nèi)存管理單元z-一當數(shù)值為“ 0時，表示緩存CacheT-一支持16位Thumb指令集D支持片上Debug調(diào)試M-內(nèi)嵌硬件乘法器I內(nèi)嵌ICE在線仿真器支持片上斷點及調(diào)試點E-支持DSP指令J- 支持Jazzle技術F支持硬件浮點S-一可綜合版本8. JTAG調(diào)試接口的概念及作用： 概念：Joi nt Test Action Group聯(lián)合測試行動小組檢測PCB和IC芯片標準 PCB印刷電路板ICf集成芯片 作用1硬件根本功能測試讀寫2軟件下載：將運行代碼下載到目標機RAM中3軟件調(diào)試：設置斷點和調(diào)試點

4、4FLASH燒寫：將運行最終代碼燒寫到 FLASH存儲器中。9. GPIO概念：General Purpose I/O PortS通用輸入/輸出接口，即處理器引腳。 10.S3C2410/S3C2440 GPIO引腳S3C2410共有117個引腳，可分成 A H共8個組，GPA, GPB,GPH組 S3C2440共有130個引腳，可分成 A J共9個組，GPA, GPB,，GPH, GPJ 組11.GPXCON存放器,GPxDAT存放器,GpxUP存放器的功能，各位含義和用法GPxCON存放器控制存放器一一設置引腳功能f GPACON A組有23根引腳，一位對應一個引腳，共 32位，拿出022

5、位， 其余沒用假設某一位是0：代表該位的引腳是一個輸出引腳GPBCON00：輸入引腳01：輸出引腳10：特殊引腳11：保存不用3110011:地址引腳f GPBCO GPH/JCON用法一致，兩位設置一個引腳GPxDAT存放器數(shù)據(jù)存放器一一設置引腳狀態(tài)及讀取引腳狀態(tài) 假設某一位對應的是輸出引腳，寫此存放器相應位可令引腳輸出高/低電平假設某一位對應的是輸入引腳，讀取此存放器可知相應引腳電平狀態(tài)。GPBDATGPB1GPB03110GpxUP上拉電阻存放器0：相應引腳使用內(nèi)部上拉電阻1：相 應引腳不適用內(nèi)部上拉電阻例：使4個LED小燈中的LED1發(fā)亮GPBCON:3117 16 15 14 13

6、12 11 10 321001010101GPB8 GPB7 GPB6 GPB5GPB1 GPB0GPBDAT:3187653 2 101110GPB8 GPB7 GPB6 GPB5GPBUP:不使用上拉電阻程序：#defi ne GPBCON(*(Volatile un sig ned long *)0x56000010)#defi ne GPBDAT(*(V olatile un sig ned long *)0x56000014)#define GPB5_OUT(1<<(5*2)#define GPB6_OUT(1<<(6*2)#define GPB7_OUT(1

7、<<(7*2)#define GPB8_OUT(1<<(8*2)int main() GPBCON=GPB5_OUT| GPB6_OUT| GPB7_OUT| GPB8_OUT;GPBDAT=(1<<5);return 0;使用按鍵控制LEDS3C2410?JGPG11GPG3GPF2GPFOS3C2410K1K2K3K4K1閉合，GPB11低電平K1斷開，GPB11高電平GPGDAT11位，當GPB11為0時，低電平；當 GPG11為1時，高電平。#define GPBCON(*(volatile unsigned long*)0x56000010)#de

8、fine GPBDAT(*(volatile unsigned long*)0x56000014)#define GPGCON(*(volatile unsigned long*)0x56000050)#define GPGDAT(*(volatile unsigned long*)0x56000054)#define GPFCON(*(volatile unsigned long*)0x56000060)#define GPFDAT(*(volatile unsigned long*)0x56000064)#define GPB5_OUT 1<<(5*2)#define GPB6

9、_OUT 1<<(6*2)#define GPB7_OUT 1<<(7*2)#define GPB8_OUT 1<<(8*2)#define GPG11_IN (3<<(11*2)#define GPG3_IN (3<<(3*2)#define GPF2_IN (3<<(2*2)#define GPF0_IN (3<<(0*2)int main()unsigned long dwDat;GPBCON=GPB5_OUT| GPB6_OUT| GPB7_OUT| GPB8_OUT;GPGCON=GPG11_IN&a

10、mp;GPG3_IN;GPFCON=GPF2_IN&GPF0_IN;while(1)dwDat=GPGDAT;if(dwDat&(1<<11)如果表達式為真值，表示 K1沒被按下，與GPG11相連GPBDAT|=(1<<5); /LED1 熄滅elseGPBDAT&=(1<<5); /LED1 點亮if(dwDat&(1<<3)/如果表達式為真值，表示 K2沒被按下，與GPG3相連GPBDAT|=(1<<6); /LED2 熄滅elseGPBDAT&=(1<<6); /LED2 點亮

11、if(dwDat&(1<<2)/如果表達式為真值，表示 K3沒被按下，與GPF2相連GPBDAT|=(1<<7); /LED3 熄滅elseGPBDAT&=(1<<7); /LED3 點亮if(dwDat&(1<<0)/如果表達式為真值，表示 K4沒被按下，與GPF0相連GPBDAT|=(1<<8); /LED4 熄滅elseGPBDAT&=(1<<8); /LED4 點亮return 0;嵌入式存儲器1嵌入式存儲器的分類，特點廠SDRAM :同步動態(tài)隨機存儲器步時鐘上升沿或下降沿存取數(shù)據(jù)S

12、RAM :靜態(tài)隨即存儲器cache存取速度會計，容量小,造價高，不需刷新DRAM :動態(tài)隨即存儲器內(nèi)存造價低,存取速度稍慢，存儲單元需刷新、分類I DDR SDRAM :Dual Data Rate雙倍速率上升沿和下降沿都 可以讀取數(shù)據(jù)I FLASH :閃存外存速度慢，容量大，造價低 NOR FLASH :或非閃存 In tel代碼I NAND FLASH :與非閃存東芝數(shù)據(jù)2.SRAM存儲電路：寫數(shù)據(jù)：選通信號為高電平，T5，T6導通 如果寫1，D發(fā)出高電平，D#發(fā)低電平 中選通信號失效，T1截止，T2導通，T3，T4做負載使用T4的內(nèi)阻>>T2內(nèi)阻T3的內(nèi)阻>>T1

13、內(nèi)阻Q為高電平，由Vcc提供Q#為低電平，由接地端提供寫1以及讀取同理。3.SDRAM芯片按BANK劃分的優(yōu)點：1提高存儲器訪問速度2節(jié)能4.SDRAM讀操作：1丨發(fā)送行地址和行選通信號tRCD表示行地址發(fā)出到列地址發(fā)出的時間間 隔2發(fā)送列地址和列選通信號，以及數(shù)據(jù)讀命令，從命令發(fā)出到數(shù)據(jù)出現(xiàn)在總線 上有延遲，這個延遲成為 CAS延遲。用CL表示。1發(fā)送行地址和行選通新號tRCD2發(fā)送到列地址和列選通新號，以及寫命令，同時數(shù)據(jù)通過數(shù)據(jù)總線傳給芯片, 不存在CL延時。6.SDRAM 突發(fā)傳輸Burst作用；可以實現(xiàn)同一行的相鄰存儲單元連續(xù)傳輸，只需指定起始列地址和突發(fā)長 度，內(nèi)存芯片自動對后面相

14、應數(shù)量存儲單元進行連續(xù)讀寫操作且不需要重復提供 列地址。BL=4 t突發(fā)長度CL=2 t兩個時鐘周期T1 T2 T3 T4 T5 T6 T77. Nor FLASH 特點：讀的快，寫的慢1.W39L040A 介紹512KX 8 Nor FLASH 芯片2.讀操作：1讀普通數(shù)據(jù)：CE#低，0E#低，WE#高 A0-A18發(fā)地址，數(shù)據(jù)被送往D0-D72讀廠家 ID : CE#低,OE#低，WE#高A912V，A1A000b3讀器件 ID : CE#低,OE#低，WE#高A912V，A1A001b3.擦除操作必須先擦除后寫，寫數(shù)據(jù)“ T1整片擦出：CE#低, OE#高，WE#低，發(fā)出6個總線周期暗號

15、地址線：5555h2AAAh 5555h5555h2AAAh 5555h數(shù)據(jù)線：AAh 55h 80h AAh 55h 10h發(fā)送完畢，芯片自動執(zhí)行擦除操作，用時約6s2塊擦除：CE#低, OE#高，WE#低，發(fā)出6個總線周期暗號地址線：5555h2AAAh 5555h5555h2AAAh SA數(shù)據(jù)線：AAh 55h 80h AAh55h30h4寫操作字節(jié)編程將1變?yōu)椤?0CE#低，OE#高，WE#低，發(fā)出4個總線周期暗號地址線：5555h2AAAh 5555hAIN數(shù)據(jù)線：AAh 55hA0h DIN發(fā)送完畢，芯片自動執(zhí)行字節(jié)編程燒寫，最快9卩s8. NAND FLASH特點：無單獨的地址總

16、線和數(shù)據(jù)總線，地址、數(shù)據(jù)以及命令共用一個I/O總線 包含4096個存儲塊，每塊32頁，每頁512+16字節(jié) 512代表主存儲區(qū)用戶數(shù)據(jù)，16代表備用存儲區(qū)EEC 21225(29+24)=226+22 仁 64M+2M 頁是數(shù)據(jù)存儲及讀寫根本單位2寫操作頁編程200卩s80hf 4個周期地址f寫數(shù)據(jù)到頁存放器f 10hf芯片自動寫入 通過R/B#高結束FLASH狀態(tài)存放器第6位1結束CPU通過FLASH狀態(tài)存放器第0位判斷是否成功0成功3.塊擦除4096塊=21260hf 3個周期地址f D0hf芯片自動擦出4.塊保護命令41h:禁止寫 42h:禁止擦出43h:禁止寫和擦出41h43hf 80

17、hf塊地址4個周期f 10hf芯片自動執(zhí)行5器件ID讀操作90hf 00hf廠家ID、器件ID、第三附屬ID、第四附屬ID9、NorFLASH 和 NANDFLASH 比擬必考！ 10分左右 接口差異：NOR提供足夠的地址引腳尋址；NAND采用8個位引腳傳遞命令、地址和數(shù)據(jù)。 性能差異：NOR地址線和數(shù)據(jù)線分開，傳輸效率高，讀取速度比NAND快,但擦出和寫入速度要比NAND慢得多。 容量和本錢：NAND容量大于NOR容量，本錢低與NOR。 可靠性和耐用性：NAND擦寫次數(shù)約為100萬次，NOR約為10萬次；尺寸上 NAND比NOR小8倍，NAND容易發(fā)生位翻轉，可靠性略差。 軟件支持：在NOR

18、上運行代碼不需要任何軟件支持； 在NAND上進行同樣操 作需要驅動程序，即內(nèi)存技術驅動程序MTD 市場取向比擬：NOR用于對數(shù)據(jù)可靠性要求比擬高的代碼存儲應用，如通信 產(chǎn)品和網(wǎng)路處理等領域；NAND那么用于存儲容量較高的 MP3、存儲卡等領域10、S3C2410 / S3C2440地址空間劃分邏輯地址空間：232=4G外部地址空間：1G 0x0000_00000x4000_0000 _用于4位一區(qū)分，只是個 符號，無具體意義內(nèi)部地址空間：3G存放器地址范圍 0x4800_00000x5FFF_FFFF，剩余空間閑 置1.外部地址空間劃分閑置128MSDRAM 64M0x30000000x33F

19、FFFFF-擴展串口 A B128M10/100M 網(wǎng)卡128M10M網(wǎng)卡128MIDE接口控制塊存放器 16字節(jié) 128MIDE接口命令存放器16字節(jié) 128MNorFLah 2M 0x000000000x00FFFFFF-CPU提供8個片選弓I腳nGCS0nGCS7 128M=227CPU又引出27根引腳用于地址選擇S3C2410GPIO117其余全為專用引腳2722.內(nèi)部地址空間存儲控制器SDRAM: 0x4800_00000x4800_0030中斷控制器：0x4A00_00000x4A00_001CNAND FLASH : 0x4E00_00000x4E00_0014UART: 0x5

20、000_00000x5000_8028USB: 0x5200_01400x5200_026FI2C： 0x5400_00000x5400_000CA / D: 0x5800_00000x5800_0010 將虛擬地址轉換為物理地址 控制內(nèi)存訪問權限一級頁表項類型細頁表1024頁表項210 粗頁表256項 28無效0 031 物基201 |031粗頁表基地址100131細頁表基地址121 1二級頁表粗頁表細頁表項無效0031 物基160131物基121031物基101 |1錯誤大頁類型小頁類型微小頁類型第三章中斷體系結構用戶模式：正?？焖僦袛嗄Ｊ剑篎IQ中斷模式：IRQ管理模式數(shù)據(jù) 訪問中止模式

21、系統(tǒng)模式未定義指令中止模式765NZCVIFT40N:運算結果是否為負Z:運算結果是否為0C:進位/借位V :溢出1: 1:禁止中斷 0:使能中斷 F： 1 :禁止快中斷 0 :使能T: 1: Thumb 狀態(tài) 0: ARM 狀態(tài)4.0: 工作模式：10000用戶10001快中10010中斷 中斷控制器會聚中斷信號，通知 CPU CPU保存運行環(huán)境，調(diào)用ISR中斷效勞程序處理中斷 ISR讀取中斷控制器，識別中斷流并執(zhí)行相應處理 去除中斷，恢復現(xiàn)場，繼續(xù)執(zhí)行4.優(yōu)先級存放器PRIORITYREQ4REQ1 REQ5REQ0 REQ5REQ0 REQ5REQ0 REQ5REQ0 REQ4REQ14

22、6666420 198 7/ARB_MODE6/ RINT06543210ARB_SEL6ARB_SEL0ARB_MODE設置仲裁器工作模式0： ARB_SEL不變表示設置仲裁器工作模式屏蔽1： ARB_SEL自動變化ARB SEL高一低00REQ0>1>2>3>4>501REQ0>2>3>4>1>510REQ0>3>4>1>2>511REQ0>4>1>2>3>5已被效勞的REQxARB SEL 新值REQ0/REQ5不變REQ101REQ210REQ311REQ400第四章

23、系統(tǒng)時鐘與定時器1、S3C2410/2440時鐘分類 FCLK CPU核時鐘 主頻 HCLK AHB 總線 Advaneed High-Performanee Bus 高性能總線存儲控制器LCD控制器 DMA控制器 USB等 PCLK APB 總線 Advaneed Peripheral Bus低頻總線WATCHDOG I2C UART PWM 定時器I上電 PLL沒有啟動 FCLK=FinU系統(tǒng)穩(wěn)定 引導程序開始執(zhí)行，可以在引導程序開始啟動 MPLL，經(jīng)過 一段時間LoekTime，MPLL輸出穩(wěn)定，CPU工作在FCLK下3.FCLK計算公式：晶振頻率：Fin=12MHZ PLL 倍頻FCL

24、KWTCON4 : 3號1 :發(fā)出 0 :不發(fā)WTCON5啟動看門狗1:啟動 0:不啟動喂狗：定時設置WTCNT的值使其不為0，防止系統(tǒng)重啟比擬值初值當前比擬值工作流程1設置TCMPBn和TCNTBn決定占空比2將TCMPBn和TCNTBn傳遞給TCMPn和TCNTn手動，啟動定時操作，TCNTn減1計數(shù)，當前計數(shù)值可通過 TCNTOn讀出3當TCNTn=TCMPn輸出端Toutn反轉，TCNTn繼續(xù)減1計數(shù)4當TCNTn減到0時，Toutn再次發(fā)生反轉，并觸發(fā)定時器中斷5dangTCNTn=0時，如果TCON存放器蔣定時期n設為“自動加載， 那么TCMPBn和TCNTBn的值被自動載入，TCMPn和TCNTn 中, 下一輪計數(shù)開啟自動加載不包括第一次第五章同步異步收發(fā)器UART1.幀：起始位+數(shù)據(jù)位+校驗位+停止位起始位：1位 數(shù)據(jù)位：5, 6, 7, 8校驗位：可選奇校驗“ 1校驗，偶校驗“0校驗停止位：1或者2位 發(fā)送“101S0SDASCL3.總線仲裁：當I2C總線處于空閑狀態(tài)，兩個或多個設備同時發(fā)出起始條件，究 竟誰獲得總線，需要仲裁。規(guī)那么：當SCL為高電平，有的設備將SDA拉高，有的設備將SDA拉低，發(fā)出 高電平的設備將退