QuartusII教程(完整版)

1、QuartusII的使用錯(cuò)誤!未定義書簽1工程建立錯(cuò)誤!未定義書簽2原理圖的輸入錯(cuò)誤!未定義書簽3文本編輯（verilog）錯(cuò)誤!未定義書簽4波形仿真錯(cuò)誤!未定義書簽QuartusII的使用在這里，首先用最簡(jiǎn)單的實(shí)例向讀者展示使用QuartusII軟件的全過(guò)程。進(jìn)入WINDOWSXP后，雙擊QuartusII圖標(biāo)，屏幕如圖1.1所示。圖1.1QuartusII管理器1.1 工程建立使用NewProjectWizard，可以為工程指定工作目錄、分配工程名稱以及指定最高層設(shè)計(jì)實(shí)體的名稱。還可以指定要在工程中使用的設(shè)計(jì)文件、其它源文件、用戶庫(kù)和EDA工具，以及目標(biāo)器件系列和器件（也可以讓Quartu

2、sII軟件自動(dòng)選擇器件）。建立工程的步驟如下：（1）選擇File菜單下NewProjectWizard，如圖1.2所示。圖1.2建立項(xiàng)目的屏幕（2）輸入工作目錄和項(xiàng)目名稱，如圖1.3所示?？梢灾苯舆x擇Finish，以下的設(shè)置過(guò)程可以在設(shè)計(jì)過(guò)程中完成。圖1.3項(xiàng)目目錄和名稱（3）加入已有的設(shè)計(jì)文件到項(xiàng)目，可以直接選擇Next，設(shè)計(jì)文件可以在設(shè)計(jì)過(guò)程中加入，如圖1.4所示。圖1.4加入設(shè)計(jì)文件（4）選擇設(shè)計(jì)器件，如圖1.5所示。圖1.5選擇器件(5) 選擇第三方EDA綜合、仿真和時(shí)序分析工具，如圖1.6所示。圖1.6選擇EDA工具(6) 建立項(xiàng)目完成，顯示項(xiàng)目概要，如圖1.7所示。圖1.7項(xiàng)目概要

3、1.2 原理圖的輸入原理圖輸入的操作步驟如下：(1) 選擇File菜單下New，新建圖表/原理圖文件，如圖1.8所示。圖1.8新建原理圖文件(2) 在圖1.9的空白處雙擊，屏幕如圖1.10所示：(3) 在圖1.10的SymbolName輸入編輯框中鍵入dff后，單擊ok按鈕。此時(shí)可看到光標(biāo)上粘著被選的符號(hào)，將其移到合適的位置(參考圖1.11)單擊鼠標(biāo)左鍵，使其固定；重復(fù)(2)、(3)步驟，給圖中放一個(gè)input、not、output符號(hào)，如圖1.11所示；在圖1.11中，將光標(biāo)移到右側(cè)input右側(cè)待連線處單擊鼠標(biāo)左鍵后，再移動(dòng)到D觸發(fā)器的左側(cè)單擊鼠標(biāo)左鍵，即可看到在input和D觸發(fā)器之間有

4、一條線生成；圖1.9空白的圖形編輯器圖1.10選擇元件符號(hào)的屏幕圖1.11放置所有元件符號(hào)的屏幕(5)重復(fù)(4)的方法將DFF和output連起來(lái)，完成所有的連線電路如圖1.12所示；(6) 在圖1.12中，雙擊input_name使其襯低變黑后，再鍵入elk，及命名該輸入信號(hào)為elk，用相同的方法將輸出信號(hào)定義成Q;如圖1.13所示。(7) 在圖1.13中單擊保存按鈕I，以默認(rèn)的try1文件名保存，文件后綴為bdf。圖1.12完成連線后的屏幕圖1.13完成全部連接線的屏幕(8) 在圖1.8中，單擊編譯器快捷方式按鈕13，完成編譯后，彈出菜單報(bào)告錯(cuò)誤和警告數(shù)目，并生成編譯報(bào)告如圖1.14所示；

5、圖1.14完成編譯的屏幕(9) 若需指定器件，選擇Assignments菜單下Device選項(xiàng)，屏幕如圖1.15所示；圖1.15器件設(shè)置(10) 完成如圖1.15所示的選擇后，單擊OK按鈕回到工作環(huán)境；(11) 根據(jù)硬件接口設(shè)計(jì)，對(duì)芯片管腳進(jìn)行綁定。選擇Assignments菜單下Pins選項(xiàng)；(12) 雙擊對(duì)應(yīng)管腳后Location空白框，出現(xiàn)下拉菜單中選擇要綁定的管腳，如圖1.16所示；圖1.16管腳指定(13) 在圖1.16中完成所有管腳的分配，并把沒(méi)有用到的引腳設(shè)置為Asinputtri-stated,AssignmentsDeviceDeviceandPinOptions-Unuse

6、dPins,然后重新編譯項(xiàng)目；(14) 對(duì)目標(biāo)版適配下載，(此處認(rèn)為實(shí)驗(yàn)板已安裝妥當(dāng)，有關(guān)安裝方法見(jiàn)實(shí)驗(yàn)板詳細(xì)說(shuō)明)單擊翌按鈕，屏幕顯示如圖1.17所示；圖1.18適配下載界面(15) 選擇HardwareSetup，如圖1.19所示；圖1.19下載硬件設(shè)置(16) 在圖1.19中選擇添加硬件ByteBlasteMVorByteBlasterII，如圖1.20所示；圖1.20添加下載硬件(17) 可以根據(jù)需要添加多種硬件于硬件列表中，雙擊可選列表中需要的一種，使其出現(xiàn)在當(dāng)前選擇硬件欄中(本實(shí)驗(yàn)板采用ByteBlasterII下載硬件)，如圖1.21所示；圖1.21選擇當(dāng)前下載硬件(18) 選擇

7、下載模式，本實(shí)驗(yàn)板可采用兩種配置方式，AS模式對(duì)配置芯片下載，可以掉電保持，而JTGA模式對(duì)FPGA下載，掉電后FPGA信息丟失，每次上電都需要重新配置，如圖1.22所示；圖1.22選擇下載模式(19) 選擇下載文件和器件，JTAG模式使用后綴為sof的文件，AS模式使用后綴為pof的文件，選擇需要進(jìn)行的操作，分別如圖1.23，圖1.24所示；使用AS模式時(shí)，還要設(shè)置Assignments菜單下Device，如圖1.25，選擇圖1.25中Device&PinOptions，如圖1.26，選擇使用的配置芯片，編譯；圖1.23JTAG下載模式圖1.24AS下載模式圖1.25器件選項(xiàng)圖1.2

8、5配置芯片選擇（20）點(diǎn)擊Start按鍵，開(kāi)始下載。1.3 文本編輯（verilog）這一節(jié)中將向讀者簡(jiǎn)單介紹如何使用QuartusII軟件進(jìn)行文本編輯。文本編輯（verilog）的操作如下：（1）建立我們的project2項(xiàng)目如下圖：圖1.26建立項(xiàng)目project2（2）在軟件主窗口單擊File菜單后，單擊New選項(xiàng)，選擇VerilogHDLFile選項(xiàng)，如圖1.27所示：圖1.27新建VerilogHDL文件（3）單擊OK進(jìn)入空白的文本編輯區(qū)，進(jìn)行文本編輯，本節(jié)列舉一個(gè)D觸發(fā)器的例子，其完成后的屏幕如圖1.28所示；圖1.28完成編輯后的屏幕（4）V文件名必須與模塊面相同，將dff1.v

9、文件設(shè)置為頂層文件，ProjectSetasTop-levelEntity（5）完成編輯后的步驟與完成原理圖編輯的步驟相同，請(qǐng)參考1.1節(jié)有關(guān)內(nèi)容。（6）利用v文件生成原理圖模塊。在v文件編輯界面中，F(xiàn)ileCreat/UpdateCreatSymbolFilesforCurentFile.1.4 波形仿真下面以1.2節(jié)中project2為例，介紹使用QuartusII軟件自帶的仿真器進(jìn)行波形仿真的步驟。（1）打開(kāi)project2項(xiàng)目，新建波形仿真文件，如圖1.29；圖1.29新建矢量波形文件（2）在建立的波形文件左側(cè)一欄中，點(diǎn)擊鼠標(biāo)右鍵，在彈出菜單中選擇InsertNodeorBus，如圖1

10、.30所示；圖1.29矢量波形文件節(jié)點(diǎn)加入（3）在出現(xiàn)的圖1.30中，選擇NodeFinder，將打開(kāi)NodeFinder對(duì)話框，本試驗(yàn)對(duì)輸入輸出的管腳信號(hào)進(jìn)行仿真，所以在Filter中選擇Pins：all，點(diǎn)擊List按鈕，如圖1.31所示；圖1.30節(jié)點(diǎn)加入工具框圖1.31NodeFinder對(duì)話框（4）在圖1.31左欄中選擇需要進(jìn)行仿真的端口通過(guò)中間的按鈕加入到右欄中，點(diǎn)擊OK，端口加入到波形文件中，如圖1.32；圖1.32加入仿真節(jié)點(diǎn)后的波形圖(4) 在圖1.32中，選擇一段波形，通過(guò)左邊的設(shè)置工具條，給出需要的值，設(shè)置完成激勵(lì)波形，保存后如圖1.33所示；圖1.33設(shè)置好激勵(lì)波形的波形文件(5) 設(shè)置為功能仿真：AssignmentTimingAnalysi