計(jì)算機(jī)體系結(jié)構(gòu)期末試題-湖南城市學(xué)院

1、22題一11計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的層次結(jié)構(gòu)由高到低分別為應(yīng)用語(yǔ)言機(jī)器級(jí)，高級(jí)語(yǔ)言機(jī)器級(jí)，匯編語(yǔ)言機(jī)器級(jí)，操作系統(tǒng)機(jī)器級(jí)，傳統(tǒng)機(jī)器語(yǔ)言機(jī)器級(jí)，微程序機(jī)器級(jí)12計(jì)算機(jī)系統(tǒng)弗林(Flynn)分類(lèi)法，把計(jì)算機(jī)系統(tǒng)分成單指令流單數(shù)據(jù)流(SISD)、單指令流多數(shù)據(jù)流(SIMD)、多指令單數(shù)據(jù)流和多指令多數(shù)據(jù)流四大類(lèi)。13透明指的是客觀存在的事物或?qū)傩詮哪硞€(gè)角度看不到，它帶來(lái)的好處是簡(jiǎn)化某級(jí)的設(shè)計(jì)，帶來(lái)的不利是無(wú)法控制。22數(shù)據(jù)結(jié)構(gòu)和數(shù)據(jù)表示之間是什么關(guān)系？確定和引入數(shù)據(jù)表示的基本原則是什么？數(shù)據(jù)表示是能由硬件直接識(shí)別和引用的數(shù)據(jù)類(lèi)型。數(shù)據(jù)結(jié)構(gòu)反映各種數(shù)據(jù)元素或信息單元之間的結(jié)構(gòu)關(guān)系。數(shù)據(jù)結(jié)構(gòu)要通過(guò)軟件映象變換成

2、機(jī)器所具有的各種數(shù)據(jù)表示實(shí)現(xiàn)，所以數(shù)據(jù)表示是數(shù)據(jù)結(jié)構(gòu)的組成元素。（2分）不同的數(shù)據(jù)表示可為數(shù)據(jù)結(jié)構(gòu)的實(shí)現(xiàn)提供不同的支持，表現(xiàn)在實(shí)現(xiàn)效率和方便性不同。數(shù)據(jù)表示和數(shù)據(jù)結(jié)構(gòu)是軟件、硬件的交界面。（2分） 除基本數(shù)據(jù)表示不可少外，高級(jí)數(shù)據(jù)表示的確定和引入遵循以下原則： （1）看系統(tǒng)的效率有否提高，是否減少了實(shí)現(xiàn)時(shí)間和存儲(chǔ)空間。 （2）看引入這種數(shù)據(jù)表示后，其通用性和利用率是否高。15引入數(shù)據(jù)表示的兩條基本原則是：一看系統(tǒng)的效率有否提高；二看數(shù)據(jù)表示的通用性和利用率是否高。13計(jì)算機(jī)組成指的是計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的邏輯實(shí)現(xiàn)，包括機(jī)器級(jí)內(nèi)的數(shù)據(jù)流和控制流的組成及邏輯設(shè)計(jì)等。計(jì)算機(jī)實(shí)現(xiàn)指的是計(jì)算機(jī)組成的物理實(shí)現(xiàn)，

3、。21、軟件和硬件在什么意義上是等效的?在什么意義上是不等效的?邏輯上等效，性能、價(jià)格、實(shí)現(xiàn)難易程度上不一樣。22說(shuō)明翻譯和解釋的區(qū)別和聯(lián)系.區(qū)別：翻譯是整個(gè)程序轉(zhuǎn)換，解釋是低級(jí)機(jī)器的一串語(yǔ)句仿真高級(jí)機(jī)器的一條語(yǔ)句。聯(lián)系：都是高級(jí)機(jī)器程序在低級(jí)機(jī)器上執(zhí)行的必須步驟。19計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)也稱(chēng)計(jì)算機(jī)體系結(jié)構(gòu)，指的是傳統(tǒng)機(jī)器級(jí)的系統(tǒng)結(jié)構(gòu)。它是軟件和硬件/固件的交界面，是機(jī)器語(yǔ)言匯編語(yǔ)言程序設(shè)計(jì)者或編譯程序設(shè)計(jì)者看到的機(jī)器物理系統(tǒng)的抽象。(是指計(jì)算機(jī)系統(tǒng)的軟、硬件的界面，即機(jī)器語(yǔ)言程序員所看到的傳統(tǒng)機(jī)器級(jí)所具有的屬性)19一種浮點(diǎn)數(shù)有1位符號(hào)位，階碼為7位移碼，尾數(shù)8位與符號(hào)位一起采用原碼的規(guī)格化表示，

4、基數(shù)為2，該浮點(diǎn)數(shù)可表示的最大數(shù)為 （1-2-8）263 ，可表示的最小數(shù)為 2-65 。20、一臺(tái)模擬機(jī)共有7條指令，有8個(gè)通用寄存器和兩個(gè)變址寄存器。若要求設(shè)計(jì)8位長(zhǎng)的寄存器-寄存器型指令3條，16位長(zhǎng)的寄存器-存儲(chǔ)器型變長(zhǎng)指令4條，變址范圍為-127127，請(qǐng)?jiān)O(shè)計(jì)指令格式，并給出指令各字段的長(zhǎng)度。根據(jù)指令格式，8位R-R型指令，操作碼占2位，兩個(gè)通用寄存器編號(hào)字段各占3位，允許8個(gè)通用寄存器。16位R-M型指令，操作碼占4位，地址碼字段占8位，一個(gè)通用寄存器編號(hào)字段占3位，變址寄存器編號(hào)僅1位，允許2個(gè)變址寄存器。21、某處理機(jī)的指令字長(zhǎng)為16位，有二地址指令、單地址指令和零地址指令3類(lèi)

5、，每個(gè)地址指令的長(zhǎng)度均為6位。 （1）如果二地址指令有15條，單地址指令和零地址指令的條數(shù)基本相等，那么，單地址指令和零地址指令各是多少條？為3類(lèi)指令分配操作碼（2）如果指令系統(tǒng)要求這3類(lèi)指令條數(shù)的比例為1:9:9，那么，這3類(lèi)指令各有多少條？為3類(lèi)指令分配操作碼（1）雙地址指令：00001110 15條（2）單地址指令：11110000001111111110 63條（3）零地址指令：11111111110000001111111111111110 64條問(wèn)答：2.1 指令集結(jié)構(gòu)設(shè)計(jì)所涉及的內(nèi)容有哪些？ 指令集功能設(shè)計(jì) 主要有RISC和CISC兩種技術(shù)發(fā)展方向?qū)ぶ贩绞降脑O(shè)計(jì) 設(shè)置尋址方式可以

6、通過(guò)對(duì)基準(zhǔn)程序進(jìn)行測(cè)試設(shè)計(jì)，查看各種尋址方式的使用頻率，根據(jù)使用頻率設(shè)置必要地尋址方式尋址方式的表示 可以將尋址方式編碼于操作碼中，也可以將尋址方式作為一個(gè)單獨(dú)的字段來(lái)表示操作數(shù)表示和操作數(shù)類(lèi)型 可選擇浮點(diǎn)型數(shù)據(jù)類(lèi)型、整型數(shù)據(jù)類(lèi)型、字符型、十進(jìn)制數(shù)據(jù)類(lèi)型等指令格式的設(shè)計(jì) 有變長(zhǎng)編碼格式、定長(zhǎng)編碼格式和混合編碼格式3種23何謂指令格式的優(yōu)化?簡(jiǎn)要列舉包括操作碼和地址碼兩部分的指令格式優(yōu)化可采用的各種途徑和思路。指令格式的優(yōu)化指如何用最短位數(shù)表示指令的操作信息和地址信息，使程序中指令的平均字長(zhǎng)最短。操作碼的優(yōu)化     采用Huffman編碼和擴(kuò)展操作碼編碼

7、。     對(duì)地址碼的優(yōu)化：     采用多種尋址方式;     采用0、1、2、3等多種地址制;    在同種地址制內(nèi)再采用多種地址形式，如寄存器-寄存器型、寄存器-主存型、主存-主存型等;     在維持指令字在存儲(chǔ)器內(nèi)按整數(shù)邊界存儲(chǔ)的前提下，使用多種不同的指令字長(zhǎng)度。18CISC的中文意義是復(fù)雜指令計(jì)算機(jī)，RISC的中文意義是精簡(jiǎn)指令計(jì)算機(jī)。19、GCC的 g 編譯參數(shù)有什么含義生成調(diào)試信息

8、。GNU 調(diào)試器可利用該信息。20、objdump的 S 參數(shù)有什么含義；盡可能反匯編源代碼21、程序中的條件語(yǔ)句編譯為了哪些機(jī)器指令；程序中的循環(huán)語(yǔ)句編譯為了哪些機(jī)器指令；22、GDB的file，run，next，break，print，list，disassemble命令各有什么含義。file ：加載文件run：運(yùn)行程序next命令（縮寫(xiě)l）可以加載下一條代碼list命令（縮寫(xiě)l）可以列出代碼break命令來(lái)設(shè)置斷點(diǎn)，在調(diào)試程序時(shí)，當(dāng)程序被停住時(shí)，可以使用print命令（縮寫(xiě)為p），或是同義命令inspect來(lái)查看當(dāng)前程序的運(yùn)行數(shù)據(jù)disassemble命令用于反匯編，它可被用來(lái)查看當(dāng)前執(zhí)

9、行時(shí)的源代碼的機(jī)器碼，其實(shí)際上只是把目前內(nèi)存中的指令dump出來(lái)23簡(jiǎn)要比較CISC機(jī)器和RISC機(jī)器各自的結(jié)構(gòu)特點(diǎn)，它們分別存在哪些不足和問(wèn)題?為什么說(shuō)今后的發(fā)展應(yīng)是CISC和RISC的結(jié)合? CISC結(jié)構(gòu)特點(diǎn)：機(jī)器指令系統(tǒng)龐大復(fù)雜。    RISC結(jié)構(gòu)特點(diǎn)：機(jī)器指令系統(tǒng)簡(jiǎn)單，規(guī)模小，復(fù)雜度低。    CISC的問(wèn)題：     (1)指令系統(tǒng)龐大，一般200條以上；     (2)指令操作繁雜，執(zhí)行速度很低；   

10、  (3)難以?xún)?yōu)化生成高效機(jī)器語(yǔ)言程序，編譯也太長(zhǎng)，太復(fù)雜；     (4)由于指令系統(tǒng)龐大，指令的使用頻度不高，降低系統(tǒng)性能價(jià)格比，增加設(shè)計(jì)人員負(fù)擔(dān)。 RISC的問(wèn)題；     (1)由于指令少，在原CISC上一條指令完成的功能現(xiàn)在需多條RISC指令才能完成，加重匯編語(yǔ)言程序設(shè)計(jì)負(fù)擔(dān)，增加了機(jī)器語(yǔ)言程序長(zhǎng)度，加大指令信息流量。     (2)對(duì)浮點(diǎn)運(yùn)算和虛擬存儲(chǔ)支持不很強(qiáng)。     (3)RISC編譯程序

11、比CISC難寫(xiě)。     由于RISC和CISC各有優(yōu)缺點(diǎn),在設(shè)計(jì)時(shí)，應(yīng)向著兩者結(jié)合，取長(zhǎng)補(bǔ)短方向發(fā)展。8看下述程序段：（ C ）k：R5=R2k+1：R0=R1×R4k+2：R2=R51k+3：R4=R0×R3k+4：R3=R4-1K+5：k和k+2之間發(fā)生的是什么數(shù)據(jù)相關(guān)I. 先寫(xiě)后讀相關(guān)II.寫(xiě)-寫(xiě)相關(guān)III. 先讀后寫(xiě)相關(guān)A.只有IB.只有I、IIC.只有I、IIID.以上都不對(duì)1開(kāi)發(fā)并行的途徑有（ D ），資源重復(fù)和資源共享。A、多計(jì)算機(jī)系統(tǒng) B、多道分時(shí)C、分布式處理系統(tǒng) D、時(shí)間重疊18“一

12、次重疊”解釋時(shí)，第K+1條指令需等K條指令執(zhí)行后才能形成，稱(chēng)此時(shí)發(fā)生了“指令相關(guān)”。若第K條指令的結(jié)果數(shù)地址與第K+1條指令的源數(shù)地址一樣時(shí)，稱(chēng)發(fā)生了“先寫(xiě)后讀相關(guān)”。24為提高流水線效率可采用哪兩種主要途徑來(lái)克服速度瓶頸？為提高流水線效率可采用瓶頸段再細(xì)分（2分）和瓶頸段并聯(lián)（3分）兩種主要途徑來(lái)克服速度瓶頸。21簡(jiǎn)要解釋提高計(jì)算機(jī)系統(tǒng)并行性的三個(gè)技術(shù)途徑。（1）時(shí)間重疊：引入時(shí)間因素，是讓多個(gè)處理過(guò)程在時(shí)間上相互錯(cuò)開(kāi)，輪流使用同一套設(shè)備的各個(gè)部分，以加快硬件周轉(zhuǎn)來(lái)贏得速度。（2）資源重復(fù)，是引入空間因素，通過(guò)重復(fù)設(shè)置硬件資源來(lái)提高性能。（3）資源共享，是用軟件方法讓多個(gè)用戶(hù)按一定時(shí)間順序輪

13、流使用同一套資源來(lái)提高其利用率，相應(yīng)也就提高了系統(tǒng)的性能。10在計(jì)算機(jī)系統(tǒng)設(shè)計(jì)中，比較好的方法是（D ）。A、從上向下設(shè)計(jì)  B、從下向上設(shè)計(jì)  C、從兩頭向中間設(shè)計(jì) D、從中間開(kāi)始向上、向下設(shè)計(jì)22假設(shè)將某系統(tǒng)的某一部件的處理速度加快到10倍，但該部件的原處理時(shí)間僅為整個(gè)運(yùn)行時(shí)間的40%，則采用加快措施后能使整個(gè)系統(tǒng)的性能提高多少？Sp=To/Tn=1/(1-Fe)+Fe/Se)=1/(0.6+0.4/10)=1.562526、如有一浮點(diǎn)乘法流水線如圖(a)所示，其乘積可直接返回輸入端或暫存于緩沖寄存器中，畫(huà)出實(shí)現(xiàn)A*B*C*D的時(shí)

14、空?qǐng)D及輸入端的變化，并求出該流水線的吞吐率和效率；當(dāng)流水線改為圖(b)形式時(shí)，求其實(shí)現(xiàn)同一計(jì)算時(shí)該流水線的吞吐率及效率。流27、假設(shè)一臺(tái)模型計(jì)算機(jī)共有7種不同的操作碼，如果采用固定長(zhǎng)操作碼需要3位。已知各種操作碼在程序中出現(xiàn)的概率如下表，計(jì)算采用全Huffman編碼法的操作碼平均長(zhǎng)度，并計(jì)算固定長(zhǎng)操作碼和Huffman操作碼的信息冗余量。若將全Huffman編碼改為2-4等長(zhǎng)擴(kuò)展編碼法，求操作碼最短平均長(zhǎng)度和信息冗余量指令序號(hào)I1I2I3I4I5I6I7出現(xiàn)概率0.450.30.150.050.030.010.01固定長(zhǎng)操作碼：哈夫曼樹(shù)：等長(zhǎng)擴(kuò)展編碼：28、用一條5個(gè)功能段的浮點(diǎn)加法器流水線計(jì)

15、算F=,每個(gè)功能段的延遲時(shí)間均相等，流水線的輸出端和輸入端之間有直接數(shù)據(jù)通路，而且設(shè)置有足夠的緩沖寄存器。要求用盡可能短的時(shí)間完成計(jì)算，畫(huà)出流水線時(shí)空?qǐng)D，并計(jì)算流水線的實(shí)際吞吐率、加速比和效率。直接執(zhí)行微指令的是（C）匯編程序 b.編譯程序 c.硬件 d.微指令程序軟件和硬件在( B )意義上是等效的。 A. 系統(tǒng)結(jié)構(gòu) B功能 C. 性能 D. 價(jià)格實(shí)現(xiàn)匯編語(yǔ)言源程序變換成機(jī)器語(yǔ)言目標(biāo)程序是由（ D ） A編譯程序解釋B編譯程序翻譯 C匯編程序解釋D匯編程序翻譯3按照計(jì)算機(jī)系統(tǒng)層次結(jié)構(gòu)，算術(shù)運(yùn)算、邏輯運(yùn)算和移位等指令應(yīng)屬于( A )級(jí)機(jī)器語(yǔ)言。 A. 傳統(tǒng)機(jī)器語(yǔ)言機(jī)器 B操作系統(tǒng)機(jī)器 C. 匯

16、編語(yǔ)言機(jī)器 D高級(jí)語(yǔ)言機(jī)器4對(duì)匯編語(yǔ)言程序員，下列( A )不是透明的。 A. 中斷字寄存器 B乘法器 C. 移位器 D指令緩沖器將計(jì)算機(jī)系統(tǒng)中某一功能的處理速度提高到原來(lái)的20倍，但該功能的處理時(shí)間僅占整個(gè)系統(tǒng)運(yùn)行時(shí)間的40%，則采用此提高性能的方法后，能使整個(gè)系統(tǒng)的性能提高多少？假設(shè)該處理原來(lái)所需時(shí)間為T(mén)，由于該功能的處理使用時(shí)間占整個(gè)系統(tǒng)運(yùn)行時(shí)間的40%，所以，其他的處理時(shí)間為1.5T。該功能的處理速度被提高到20倍后，則其所需時(shí)間為0.05T，因此，系統(tǒng)的性能大致提高到(T+1.5T)/(0.05T+1.5T)=2.5T/1.55T=1.61倍。例如：400Mhz的處理器運(yùn)行一個(gè)包含2

17、00萬(wàn)條指令的程序，該程序由四中指令組成： 1、算術(shù)和邏輯指令 ，CPI=1，指令百分比0.62、cache命中的取數(shù)/存數(shù) CPI=2，百分比0.183、分支 ，CPI=4，百分比0.124、cache失效的存儲(chǔ)器訪問(wèn) CPI=8，百分比0.1當(dāng)由單一處理器執(zhí)行該程序時(shí)，其平均CPI=0.6+（2×0.18）+（4×0.12）+（8×0.1）=2.24，相應(yīng)的MIPS速度=f/(CPI*106)=（400×106）/（2.24×106）178。6在采用基準(zhǔn)測(cè)試程序來(lái)測(cè)試評(píng)價(jià)機(jī)器的性能時(shí)，下列方法按照評(píng)價(jià)準(zhǔn)確性遞增的順序排列是( D )。(1)

18、實(shí)際的應(yīng)用程序方法(2)核心程序方法(3)玩具基準(zhǔn)測(cè)試程序(小測(cè)試程序)(4)綜合基準(zhǔn)測(cè)試程序A(1)(2)(3)(4)B(2)(3)(4)(1)C(3)(4)(1)(2)D(4)(3)(2)(1)1、假設(shè)各種分支指令數(shù)占所有指令數(shù)的百分比如下 條件分支 20%（其中60%是分支成功的）跳轉(zhuǎn)和調(diào)用 5%現(xiàn)有一條段數(shù)為4的流水線，無(wú)條件分在在第2個(gè)時(shí)鐘周期結(jié)束時(shí)就被解析出來(lái)，而條件分支要到第3個(gè)時(shí)鐘周期結(jié)束時(shí)就被解析出來(lái)。第1個(gè)流水段是完全獨(dú)立于指令類(lèi)型的，即所有類(lèi)型的指令都必須經(jīng)過(guò)第一段流水段的處理。請(qǐng)問(wèn)在沒(méi)有任何控制相關(guān)的情況下，該流水線相對(duì)于存在上述控制相關(guān)情況下得加速比是多少？解：沒(méi)有控

19、制相關(guān)時(shí)流水線的平均CPI1 存在控制相關(guān)時(shí)：由于無(wú)條件分支在第二個(gè)時(shí)鐘周期結(jié)束時(shí)就被解析出來(lái)，而條件分支 要到第3個(gè)時(shí)鐘周期結(jié)束時(shí)才能被解析出來(lái)。所以：（1）若使用排空流水線的策略，則對(duì)于條件分支，有兩個(gè)額外的stall，對(duì)無(wú)條件分支，有一個(gè)額外的stall：CPI = 1+20%*2+5%*1 = 1.45 加速比S=CPI/1 = 1.45（2）若使用預(yù)測(cè)分支成功策略，則對(duì)于不成功的條件分支，有兩個(gè)額外的stall，對(duì)無(wú)條件分支和成功的條件分支，有一個(gè)額外的stall 1：CPI = 1+20%*(60%*1+40%*2) +5%*1 = 1.33 加速比S=CPI/1 = 1.33（3

20、）若使用預(yù)測(cè)分支失敗策略，則對(duì)于成功的條件分支，有兩個(gè)額外的stall；對(duì)無(wú)條件分支，有一個(gè)額外的stall；對(duì)不成功的條件分支，其目標(biāo)地址已經(jīng)由PC 值給出，不必等待，所以無(wú)延遲：CPI = 1+20%*(60%*2 + 40%*0) +5%*1 = 1.29 加速比S=CPI/1 = 1.29 2、MIPS流水線上運(yùn)行如下代碼序列： LOOP:LW R1,0(R2) DADDIU R1,R1,#1 SW R1,0(R2) DADDIU R2,R2,#4 DSUB R4,R3,R2 BNEZ R4,LOOP已知，在整個(gè)代碼序列的執(zhí)行過(guò)程中，所有的存儲(chǔ)器訪問(wèn)都是命中的，并且在1個(gè)時(shí)鐘周期中對(duì)同

21、一寄存器的寫(xiě)操作和讀操作可以通過(guò)分別把它們安排在前半個(gè)周期和后半個(gè)周期來(lái)實(shí)現(xiàn) （1）在沒(méi)有任何其他定向（或旁路）硬件的支持下，請(qǐng)畫(huà)出該指令序列執(zhí)行的流水線時(shí)空?qǐng)D （2）假設(shè)該流水線有正常的定向路徑，假設(shè)采用預(yù)測(cè)分支失敗的策略處理分支指令，且所有的存儲(chǔ)器訪問(wèn)都命中Cache。請(qǐng)畫(huà)出該指令序列執(zhí)行的流水線時(shí)空?qǐng)D （3）假設(shè)該流水線有正常的定向路徑和一個(gè)單周期延遲分支，請(qǐng)對(duì)該循環(huán)中的指令進(jìn)行調(diào)度，你可以重新組織指令的順序，也可以修改指令的操作數(shù)，但是注意不能增加指令的條數(shù)。請(qǐng)畫(huà)出該指令序列執(zhí)行的流水線時(shí)空?qǐng)D3、有A、B、C、D4個(gè)存儲(chǔ)器操作數(shù)，要求完成（A*B)+(C+D)的運(yùn)算，原來(lái)的程序如下：

22、LOAD R1,M(A)LOAD R2,M(B)MUL R5,R1,R2LOAD R3,M(C)LOAD R4,M(D)ADD R2,R3,R4ADD R2,R2,R5現(xiàn)采用靜態(tài)指令調(diào)度方法，寫(xiě)出該程序調(diào)度后的指令序列 I1 LOAD R1 ，M（A） I2 LOAD R2 ，M（B） I3 LOAD R3 ，M（C） I4 LOAD R4 ，M（D） I5 MUL R5 ，R1 ，R2 I6 ADD R2 ，R3 ，R4 I7 ADD R2 ，R2 ，R54、假設(shè)想用100個(gè)處理器達(dá)到80的加速比，求原計(jì)算程序中串行部分最多可占多大的比例？ 5、現(xiàn)有16個(gè)處理器，編號(hào)分別為0,1，。，15，

23、用一個(gè)N=16的互連網(wǎng)絡(luò)互連。處理器i的輸出通道連接互連網(wǎng)絡(luò)的輸入端i，處理器i的輸入通道互連互連網(wǎng)絡(luò)的輸出端i。當(dāng)該互連網(wǎng)絡(luò)實(shí)現(xiàn)的互連函數(shù)分別為：Cube3，PM2+3，PM2-0，均勻洗牌時(shí)，分別給出與第13號(hào)機(jī)器所連接的處理器號(hào)。6、云計(jì)算的基本原理是通過(guò)使計(jì)算分布在大量的分布式計(jì)算機(jī)上，而非本地計(jì)算機(jī)或遠(yuǎn)程服務(wù)器中，企業(yè)數(shù)據(jù)中心的運(yùn)行將更與互聯(lián)網(wǎng)相似。這使得企業(yè)能夠?qū)①Y源切換到需要的應(yīng)用上，根據(jù)需求訪問(wèn)計(jì)算機(jī)和存儲(chǔ)系統(tǒng)。7、當(dāng)今互聯(lián)網(wǎng)用戶(hù)的需求是什么？-題二- 名詞解釋?zhuān)?、SIMD與MIMDSIMD：?jiǎn)沃噶疃鄶?shù)據(jù)流計(jì)算機(jī)MIMD：多指令多數(shù)據(jù)流計(jì)算機(jī)2、RISC與CISCCISC：復(fù)

24、雜指令系統(tǒng)計(jì)算機(jī)，它是指按照進(jìn)一步增強(qiáng)原有指令的功能以及設(shè)置更為復(fù)雜的新指令取代原先有軟件子程序完成的功能，實(shí)現(xiàn)軟件功能的硬化途徑設(shè)計(jì)成CPU的計(jì)算機(jī)。RISC：精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，它是指通過(guò)減少指令總數(shù)和簡(jiǎn)化指令功能來(lái)降低硬件設(shè)計(jì)的復(fù)雜度，來(lái)提高指令執(zhí)行速度的途徑設(shè)計(jì)成CPU的計(jì)算機(jī)3、從以下有關(guān)RISC的描述中，選擇正確的描述（D）A、為了實(shí)現(xiàn)兼容，各公司新設(shè)計(jì)的RISC計(jì)算機(jī)，是從原來(lái)的CISC系統(tǒng)的指令系統(tǒng)中挑選一部分實(shí)現(xiàn)的。B、早期的計(jì)算機(jī)比較簡(jiǎn)單，采用RISC技術(shù)后，計(jì)算機(jī)的體系結(jié)構(gòu)又恢復(fù)了早期的情況C、RISC的主要目標(biāo)是減少指令數(shù)，因此允許以增加每條指令的功能的方法來(lái)減少指令系

25、統(tǒng)所包含的指令數(shù)D、以上說(shuō)法都不對(duì)4、Linux系統(tǒng)命令time給出的用戶(hù)時(shí)間，系統(tǒng)時(shí)間，實(shí)際時(shí)間分別是什么含義；user表示time后的命令執(zhí)行完成花費(fèi)的用戶(hù)CPU時(shí)間，即命令在用戶(hù)態(tài)中執(zhí)行時(shí)間總和。sys表示time后的命令執(zhí)行完成花費(fèi)的系統(tǒng)CPU時(shí)間，即命令在核心態(tài)中執(zhí)行時(shí)間總和。real表示time后的命令實(shí)際使用時(shí)間（real time），即是從command命令開(kāi)始執(zhí)行到運(yùn)行終止的消耗的總時(shí)間。5、clock()和gettimeofday()函數(shù)獲取的CPU時(shí)間和總時(shí)間是什么含義；gettimeofday： 有點(diǎn)類(lèi)似于time, 獲取當(dāng)前相對(duì)于 Epoch 所經(jīng)過(guò)的 秒數(shù)+微秒數(shù)。

26、clock: 返回當(dāng)前進(jìn)程消耗的CPU時(shí)間。6、實(shí)驗(yàn)中各種方法獲得的計(jì)時(shí)相關(guān)數(shù)值分別是什么精度，相互之間有什么關(guān)系？4、簡(jiǎn)要比較CISC和RISC機(jī)器各自的結(jié)構(gòu)特點(diǎn)，它們分別存在哪些不足和問(wèn)題，為什么說(shuō)今后的發(fā)展應(yīng)該是CISC和RISC的結(jié)合？結(jié)構(gòu)特性CISCRISC指令系統(tǒng)規(guī)模與指令格式指令系統(tǒng)龐大，指令格式可變指令系統(tǒng)小，指令格式固定，大部分以寄存器為基礎(chǔ)尋址方式12-24種限制在3-5種通用寄存器與高速緩存設(shè)計(jì)通用寄存器8-24個(gè)，基本上使用合一的指令與數(shù)據(jù)高速緩存基本上使用分開(kāi)的數(shù)據(jù)與指令高速緩存，通用寄存器個(gè)數(shù)多（32-192）時(shí)鐘頻率與CPI鐘頻較低，CPI一般為2-15鐘頻較高，

27、CPI<1.5CPU控制大多數(shù)使用控制存儲(chǔ)器（ROM）實(shí)現(xiàn)微指令控制，但現(xiàn)在也有使用硬連線控制大多數(shù)不用控制存儲(chǔ)器而用硬連線控制通過(guò)上表可以看出，CISC具有指令數(shù)量多，單條指令執(zhí)行周期長(zhǎng)等缺點(diǎn)；而RISC則具有不便于用戶(hù)程序的開(kāi)發(fā)等缺點(diǎn)，因此二者結(jié)合才是未來(lái)的發(fā)展方向。1、 在下列常用術(shù)語(yǔ)后面，寫(xiě)出相應(yīng)的中文名稱(chēng)VLSI (Very Large Scale Integration) 超大規(guī)模集成電路MPP 大規(guī)模并行處理器RISC 精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)DMA 直接存儲(chǔ)器訪問(wèn)2、 下列體系結(jié)構(gòu)中，最適合多個(gè)任務(wù)并行執(zhí)行的體系結(jié)構(gòu)是（ D）A、流水線的向量機(jī)結(jié)構(gòu)B、堆棧處理結(jié)構(gòu)C、共享存儲(chǔ)多

28、處理機(jī)結(jié)構(gòu)D、分布存儲(chǔ)多計(jì)算機(jī)結(jié)構(gòu)6、名詞解釋?zhuān)?）WAR相關(guān)即Write After Read（讀后寫(xiě)）,寫(xiě)入數(shù)據(jù)一方試圖在讀數(shù)據(jù)一方讀出數(shù)據(jù)之前，就進(jìn)行寫(xiě)入，這樣就可能造成讀數(shù)據(jù)方讀出的值是寫(xiě)入數(shù)據(jù)一方新寫(xiě)入的值（實(shí)際要讀出的是原來(lái)的值），從而發(fā)生錯(cuò)誤。（4）MIPS每秒執(zhí)行百萬(wàn)條指令數(shù)，是用來(lái)描述計(jì)算機(jī)整體性能的。3、 從用戶(hù)的觀點(diǎn)看，評(píng)價(jià)計(jì)算機(jī)系統(tǒng)性能的綜合參數(shù)是：（B）A、指令系統(tǒng)B、吞吐率C、主存容量D、主頻率7、主頻為16MHZ的微處理機(jī)，平均每條指令的執(zhí)行時(shí)間為兩個(gè)機(jī)器周期，每個(gè)機(jī)器周期由兩個(gè)時(shí)鐘脈沖組成，則存儲(chǔ)器“零等待”時(shí)，機(jī)器運(yùn)行速度為（4）MIPS。MIPS=f/(CP

29、I*106)=16/(2*2)=4若兩個(gè)機(jī)器周期有一個(gè)訪問(wèn)存儲(chǔ)周期，需要插入兩個(gè)時(shí)鐘的等待時(shí)間，則機(jī)器運(yùn)行速度為（2.67）MIPS。8、假如我們有一個(gè)需要運(yùn)行100秒的標(biāo)準(zhǔn)程序，其中有90秒是CPU時(shí)間，剩下的是I/O占用的時(shí)間。如果在以后的5年中，CPU速度每年可以提高50%且I/O時(shí)間保持不變，那么5年后我們的程序需要耗費(fèi)多少時(shí)間。9、如果采用如下圖所示的雙輸入端的加-乘雙功能的靜態(tài)流水線，其每個(gè)功能段的經(jīng)過(guò)時(shí)間均為一拍t，在加法時(shí)按1235連接，乘法時(shí)按145連接，流水線的輸出可以直接送到其輸入端或存入緩沖器，不計(jì)其間的傳送延遲，操作數(shù)可以連續(xù)提供。對(duì)向量A=（a1，a2，a3，a4）

30、，B=（b1，b 2，b 3，b 4），采用上述流水線完成點(diǎn)積A·B= ,則完成任務(wù)所需要的最小拍數(shù)是多少？并畫(huà)出此時(shí)的流水線的時(shí)空?qǐng)D，計(jì)算此流水線的吞吐率，加速比和效率。142351、設(shè)指令由取指、分析、執(zhí)行 3 個(gè)子部件完成，每個(gè)子部件的工作周期均為t，采用常規(guī)標(biāo)量單流水線處理機(jī)。若連續(xù)執(zhí)行 10 條指令， 則共需時(shí)間 （ C ）t。（3）A. 8 B. 10 C. 12 D. 14(K+(n-1) t=3+92、某計(jì)算機(jī)的時(shí)鐘頻率為 400MHz，測(cè)試該計(jì)算機(jī)的程序使用 4 種類(lèi)型的指令。每種指令的數(shù)量及所需指令時(shí)鐘數(shù)（CPI）如下表所示， 則該計(jì)算機(jī)的指令平均時(shí)鐘數(shù)為（1.9

31、3） ；該計(jì)算機(jī)的運(yùn)算速度約為 （207.3） MIPS。指令類(lèi)型 指令數(shù)目（條） 每條指令需時(shí)鐘數(shù)1 160000 12 30000 23 24000 44 16000 86、系統(tǒng)響應(yīng)時(shí)間和作業(yè)吞吐量是衡量計(jì)算機(jī)系統(tǒng)性能的重要指標(biāo)。對(duì)于一個(gè)持續(xù)處理業(yè)務(wù)的系統(tǒng)而言， （B） ，表明其性能越好。A. 響應(yīng)時(shí)間越短，作業(yè)吞吐量越小 B. 響應(yīng)時(shí)間越短，作業(yè)吞吐量越大C. 響應(yīng)時(shí)間越長(zhǎng)，作業(yè)吞吐量越大 D. 響應(yīng)時(shí)間不會(huì)影響作業(yè)吞吐量7、若每一條指令都可以分解為取指、分析和執(zhí)行三步 。已知取指時(shí)間t 取指4t，分析時(shí)間t 分析3t，執(zhí)行時(shí)間t 執(zhí)行5t。如果按串行方式執(zhí)行完100 條指令需要 （C）

32、 t。如果按照流水線方式執(zhí)行，執(zhí)行完100 條指令需要 （B） t。（4）A. 1190 B. 1195 C. 1200 D. 1205（5）A. 504 B. 507 C. 508 D. 510(4t+3t+5t)+(n-1)5t11、假定我們正在考慮兩種條件轉(zhuǎn)移指令的設(shè)計(jì)方法，這兩種方法如下: CPU A先道過(guò)一條比較指令設(shè)置條件碼A，再用一條分支指令檢測(cè)條件碼; CPU B比較操作包含在分支指令中。 在兩種CPU中，條件轉(zhuǎn)移指令都需要兩個(gè)時(shí)鐘周期，所有其他指令都需要一個(gè)時(shí)鐘周期。在CPU A中，全部指令的20%是條件轉(zhuǎn)移指令，因?yàn)槊看螚l件轉(zhuǎn)移都需要一次比較，所以比較指令約占所有指令的20

33、%。因?yàn)镃PU A不需要在轉(zhuǎn)移中包含分支，所以它的時(shí)鐘頻率是CPU B的1.25倍。哪一種CPU更快?如果CPU.A的時(shí)鐘頻率只是CPU B的1.1倍，結(jié)果又是多少?12、某計(jì)算機(jī)系統(tǒng)采用浮點(diǎn)運(yùn)算部件后使浮點(diǎn)運(yùn)算速度提高到原來(lái)的20倍，個(gè)程序的整體性能提高到原來(lái)的5倍，試計(jì)算該程序中浮點(diǎn)操作所占的比例。Fe=16/1914、一個(gè)4段線性流水線，各段執(zhí)行時(shí)間不等，求流水線最大吞吐率和連續(xù)輸入n 個(gè)任務(wù)的實(shí)際吞吐率。 15、設(shè)有兩個(gè)向量A、B，各有四個(gè)元素，要在如圖所示的靜態(tài)雙功能流水線上計(jì)算向量點(diǎn)積。在該雙功能流水線中，S1S2S3S5組成加法流水線，S1S4S5組成乘法流水線。設(shè)每個(gè)流水段所經(jīng)

34、過(guò)的時(shí)間為t，而且流水線的輸出結(jié)果可以直接返回到輸入或暫存于相應(yīng)的緩沖寄存器中，其延遲時(shí)間和功能切換時(shí)間忽略不計(jì)。求出流水線完成此運(yùn)算工作期間的實(shí)際吞吐率TP和效率。 17、并行訪問(wèn)存儲(chǔ)器最大的問(wèn)題就是訪問(wèn)沖突大，下面不屬于并行訪問(wèn)存儲(chǔ)器的缺點(diǎn)的是：（D） A、取指令沖突 B、讀操作數(shù)沖突 C、寫(xiě)數(shù)據(jù)沖突 D、譯碼沖突24、造成Cache的不一致性的因素有哪些？造成Cache與主存的不一致的原因： (1) 由于CPU寫(xiě)Cache，沒(méi)有立即寫(xiě)主存（寫(xiě)回法） (2) 由于IO處理機(jī)或IO設(shè)備寫(xiě)主存說(shuō)明：Cache的內(nèi)容是主存內(nèi)容的一部分，是主存的一個(gè)小的副本，內(nèi)容應(yīng)該與主存保持一致。由于（1）CP

35、U改寫(xiě)了Cache，沒(méi)有立即寫(xiě)主存；（2）I/O處理機(jī)或I/O設(shè)備改寫(xiě)了主存，而Cache的內(nèi)容沒(méi)有更新，造成Cache的內(nèi)容與主存內(nèi)容不一致，25、請(qǐng)列舉Cache的更新算法，并比較其優(yōu)缺點(diǎn)。 (1)寫(xiě)直達(dá)法，寫(xiě)通過(guò)法，WT(Write-through) CPU的數(shù)據(jù)寫(xiě)入Cache時(shí)，同時(shí)也寫(xiě)入主存 (2) 寫(xiě)回法，抵觸修改法，WB(Write-Back) CPU的數(shù)據(jù)只寫(xiě)入Cache，不寫(xiě)入主存，僅當(dāng)替換時(shí)，才把修改過(guò)的Cache塊寫(xiě)回主存寫(xiě)回法與寫(xiě)直達(dá)法的優(yōu)缺點(diǎn)比較： (1)可靠性，寫(xiě)直達(dá)法優(yōu)于寫(xiě)回法。寫(xiě)直達(dá)法能夠始終保證Cache是主存的副本。如果Cache發(fā)生錯(cuò)誤，可以從主存得到糾正

36、。(2)與主存的通信量，寫(xiě)回法少于寫(xiě)直達(dá)法。對(duì)于寫(xiě)回法： 大多數(shù)操作只需要寫(xiě)Cache，不需要寫(xiě)主存； 當(dāng)發(fā)生塊失效時(shí)，可能要寫(xiě)一個(gè)塊到主存； 即使是讀操作，也可能要寫(xiě)一個(gè)塊到主存。對(duì)于寫(xiě)直達(dá)法： 每次寫(xiě)操作，必須寫(xiě)、且只寫(xiě)一個(gè)字到主存。實(shí)際上： 寫(xiě)直達(dá)法的寫(xiě)次數(shù)很多、每次只寫(xiě)一個(gè)字； 寫(xiě)回法是的寫(xiě)次數(shù)很少、每次要寫(xiě)一個(gè)塊(3)控制的復(fù)雜性, 寫(xiě)直達(dá)法比寫(xiě)回法簡(jiǎn)單。對(duì)于寫(xiě)回法： 要為每塊設(shè)置一個(gè)修改位，而且要對(duì)修改位進(jìn)行管理； 為了保證Cache的正確性，通常要采用比較復(fù)雜的校驗(yàn)方式或校正方式。對(duì)于寫(xiě)直達(dá)法： 不需要設(shè)置修改位； 只需要采用簡(jiǎn)單的奇偶校驗(yàn)即可。由于Cache始終是主存的副本，C

37、ache一旦有錯(cuò)誤可以從主存得到糾正。(4)硬件實(shí)現(xiàn)的代價(jià), 寫(xiě)回法要比寫(xiě)直達(dá)法好。對(duì)于寫(xiě)直達(dá)法： 為了縮短寫(xiě)Cache流水段的時(shí)間，通常要設(shè)置一個(gè)小容量的高速寄存器堆（后行寫(xiě)數(shù)緩沖站），每個(gè)存儲(chǔ)單元要有數(shù)據(jù)、地址和控制狀態(tài)等3部分組成。 每次寫(xiě)主存時(shí)，首先把寫(xiě)主存的數(shù)據(jù)和地址寫(xiě)到高速寄存器堆中。 每次讀主存時(shí)，要首先判斷所讀數(shù)據(jù)是否在這個(gè)高速寄存器堆中。寫(xiě)回法不需要設(shè)置高速緩沖寄存器堆。28、請(qǐng)解釋流水線技術(shù)時(shí)間和空間并行性?？臻g并行性：設(shè)置多個(gè)獨(dú)立的操作部件,并使這些部件并行工作 時(shí)間并行性：分時(shí)使用同一個(gè)部件的不同部分29用一條4段浮點(diǎn)加法器流水線求8個(gè)浮點(diǎn)數(shù)的和：ZABCDEFGH解：

38、 Z(AB)(CD)(EF)(GH)30、一條4段流水線，每段執(zhí)行時(shí)間為1ns，求該流水線執(zhí)行100條指令最大效率為：(C) E=100*4*t/4(4+99)tA.100%B.96.2%C.97.1%D.388%假設(shè)一條指令的執(zhí)行過(guò)程可以分為“取指令”、“分析”和“執(zhí)行”三段，每一段的執(zhí)行時(shí)間均為，連續(xù)執(zhí)行n條指令所需要花費(fèi)的最短時(shí)間約為（B）（假設(shè)僅有“取指令”和“分析”可重疊并假設(shè)n足夠大）：(K+(N-1) A.B.C.D.11 MISD是指（C）A.單指令流單數(shù)據(jù)流B.單指令流多數(shù)據(jù)流C.多指令流單數(shù)據(jù)流D.多指令流多數(shù)據(jù)流29. 星形網(wǎng)絡(luò)的網(wǎng)絡(luò)直徑和鏈路數(shù)分別為（C）和（A）。A.N-1B.N/2C.2D.N(N-1)/21、設(shè)有一個(gè)15000條