第2章80868088微處理器及其體系

1、1第2章 8086 8088微處理器及其體系結(jié)構(gòu)v本章本章先介紹先介紹IBM PC/XT的的Intel 8086/8088 CPU的編程的編程結(jié)構(gòu)結(jié)構(gòu)再介紹再介紹Intel 8086/8088的信號引腳功能和體系結(jié)的信號引腳功能和體系結(jié)構(gòu)構(gòu)最后介紹最后介紹CPU的幾種工作狀態(tài)和典型的總線操作的幾種工作狀態(tài)和典型的總線操作時序時序。22.1 8086/8088 的編程結(jié)構(gòu)v2.1.1 8086/8088 的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)組成：執(zhí)行部件組成：執(zhí)行部件EU(Execution Unit)，總線接口總線接口部件部件BIU(Bus Interface Unit)。相同點：執(zhí)行部件完全相同。相同點：執(zhí)

2、行部件完全相同。不同點：不同點：BIU部分，部分，8086的外部數(shù)據(jù)總線為的外部數(shù)據(jù)總線為16位，位，指令隊列指令隊列6字節(jié)；而字節(jié)；而8088的外部數(shù)據(jù)總線為的外部數(shù)據(jù)總線為8位，位，指令隊列指令隊列4個字節(jié)。個字節(jié)。3 標志寄存器標志寄存器8086CPU的內(nèi)部結(jié)構(gòu)框圖48088CPU的內(nèi)部結(jié)構(gòu)框圖1 2 3 4 內(nèi)部暫存器內(nèi)部暫存器 IP ES SS DS CS輸入輸入/輸出輸出控制電路控制電路外部總線外部總線地址地址加法加法器器指令隊列指令隊列總線接口部件總線接口部件 （BIU)20位位8位位隊列隊列總線總線8位位ALU數(shù)據(jù)數(shù)據(jù)總線總線16位位EU控制控制電路電路ALU標志寄存器標志寄存

3、器 AH AL BH BLCH CL DH DL SP BP SI DI通用通用寄存器寄存器執(zhí)行部件執(zhí)行部件 （EU)暫存器暫存器5v1、執(zhí)行部件、執(zhí)行部件EU包括包括：ALU、暫存寄存器、標志寄存器、通用寄暫存寄存器、標志寄存器、通用寄存器組和存器組和EU控制器?？刂破?。任務(wù)任務(wù)：執(zhí)行指令，與外界的聯(lián)系通過總線接口部：執(zhí)行指令，與外界的聯(lián)系通過總線接口部件。件。v2 2、總線接口部件、總線接口部件BIUBIU包括：包括：4 4個段寄存器、指令指針個段寄存器、指令指針I(yè)PIP寄存器、指令隊列緩沖寄存器、指令隊列緩沖器、完成與器、完成與EUEU通信的內(nèi)部寄存器、通信的內(nèi)部寄存器、2020位的地址

4、加法器以位的地址加法器以及總線控制電路等。及總線控制電路等。任務(wù)：任務(wù)：根據(jù)根據(jù)EUEU請求完成請求完成CPUCPU與存儲器、與存儲器、CPUCPU與與I/OI/O設(shè)備之間設(shè)備之間的信息傳送。的信息傳送。6CPU內(nèi)部工作過程vEU部件從部件從BIU部件的指令隊列前部取出指令部件的指令隊列前部取出指令的代碼和數(shù)據(jù)的代碼和數(shù)據(jù)對指令代碼進行譯碼并執(zhí)行對指令代碼進行譯碼并執(zhí)行指令規(guī)定的操作。指令規(guī)定的操作。在執(zhí)行指令的過程中在執(zhí)行指令的過程中：如果必須訪問存儲器：如果必須訪問存儲器或者或者I/O設(shè)備，那么，執(zhí)行部件就會請求總線設(shè)備，那么，執(zhí)行部件就會請求總線接口部件，進入總線周期，完成要求的操作。接

5、口部件，進入總線周期，完成要求的操作。7vEU完成兩類操作：完成兩類操作：一是：算術(shù)和邏輯運算一是：算術(shù)和邏輯運算一是：按指令的尋址方式計算一是：按指令的尋址方式計算16位的偏移地址并將它送位的偏移地址并將它送到到BIU中形成中形成20位的實際地址。位的實際地址。vEU的指令來源的指令來源：EU執(zhí)行完一條指令后就再到執(zhí)行完一條指令后就再到BIU指令隊列前部取出指令隊列前部取出BIU預(yù)先讀入的指令代碼，若此時指令隊列是空的，預(yù)先讀入的指令代碼，若此時指令隊列是空的，EU就處于等待狀態(tài)。一旦指令隊列中有一條指令，就處于等待狀態(tài)。一旦指令隊列中有一條指令，EU立即取出執(zhí)行。立即取出執(zhí)行。8vBIU的

6、指令隊列中指令的來源的指令隊列中指令的來源：當當BIU的指令隊列中出現(xiàn)兩個空字節(jié)（對于的指令隊列中出現(xiàn)兩個空字節(jié)（對于8088是一個），且是一個），且EU沒有命令沒有命令BIU對存儲器或?qū)Υ鎯ζ骰騃/O訪訪問時。問時。當當EU執(zhí)行完轉(zhuǎn)移，調(diào)用和返回指令時。執(zhí)行完轉(zhuǎn)移，調(diào)用和返回指令時。當當BIU中指令隊列滿，且中指令隊列滿，且EU未訪問存儲器或未訪問存儲器或I/O端口，端口，BIU進入空閑狀態(tài)。進入空閑狀態(tài)。9v8086/8088的的EU和和BIU是分開的是分開的，它們可以按，它們可以按并行方式重疊操作并行方式重疊操作，即，即EU取指令、執(zhí)行指令取指令、執(zhí)行指令和和BIU補充指令隊列的工作是同

7、時進行的。補充指令隊列的工作是同時進行的。這提高了這提高了CPU的利用率，也降低了的利用率，也降低了CPU對存對存儲器速度的要求。儲器速度的要求。1011v下面用動畫形式演示如下指令的執(zhí)行過程v 1000:100 MOV AL,2000H; A0 00 20 v 1000:103 ADD AL,02H; 04 02v 1000:105 HLT; F4注：內(nèi)部結(jié)構(gòu)圖是8086，但實際是8088執(zhí)行過程。如果是8086，則每次可以讀取2個字節(jié)12132.1.28086/8088寄存器結(jié)構(gòu)v8086/8088內(nèi)內(nèi)部有部有14個個16位位寄存器寄存器（標志寄存（標志寄存器只用了器只用了9位）。這些位）

8、。這些寄存器都可寄存器都可供編程使用。供編程使用。SPBPSIDIIPFLAGSCSDSSSESAHALBHBLCHCLDHDL15 8 7 0AXBXCXDX累加器累加器基址寄存器基址寄存器計數(shù)寄存器計數(shù)寄存器數(shù)據(jù)寄存器數(shù)據(jù)寄存器堆棧指針堆棧指針基址指針基址指針源變址寄存器源變址寄存器目的變址寄存器目的變址寄存器指令指針指令指針標志寄存器標志寄存器代碼段寄存器代碼段寄存器數(shù)據(jù)段寄存器數(shù)據(jù)段寄存器堆棧段寄存器堆棧段寄存器附加段寄存器附加段寄存器數(shù)據(jù)數(shù)據(jù)寄存器寄存器地址指針和地址指針和變址寄存器變址寄存器通用寄通用寄存器組存器組控制寄存器組控制寄存器組段寄存器組段寄存器組8086CPU寄存器結(jié)構(gòu)

9、寄存器結(jié)構(gòu)141、通用寄存器v（1）數(shù)據(jù)寄存器）數(shù)據(jù)寄存器包括包括AX、BX、CX、DX.通常用來存放通常用來存放16位的數(shù)據(jù)和地位的數(shù)據(jù)和地址。每一個又可分為高字節(jié)址。每一個又可分為高字節(jié)H和低字節(jié)和低字節(jié)L，用來存放用來存放8位位數(shù)據(jù)，它們均可數(shù)據(jù)，它們均可獨立尋址獨立尋址，獨立使用獨立使用。v（2）指針寄存器和變址寄存器）指針寄存器和變址寄存器包括包括SP、BP、SI和和DI。都是都是16位寄存器，可以存放數(shù)據(jù)，位寄存器，可以存放數(shù)據(jù)，但通常用來存放但通常用來存放邏輯地址邏輯地址的的偏移量偏移量，是形成，是形成20位位物理物理地地址址的其中一部分，在任何情況下，它們都不能獨立地形的其中一

10、部分，在任何情況下，它們都不能獨立地形成訪問內(nèi)存的地址碼成訪問內(nèi)存的地址碼15 SP堆棧指針，是棧頂?shù)钠屏?。堆棧指針，是棧頂?shù)钠屏俊?BP基址指針，用于存放位于基址指針，用于存放位于堆棧段堆棧段中的一個中的一個數(shù)據(jù)區(qū)基址的偏移地址。數(shù)據(jù)區(qū)基址的偏移地址。 SI源變址寄存器，存放源變址寄存器，存放源操作數(shù)源操作數(shù)地址的偏移地址的偏移量；量； DI目的變址寄存器，存放目的變址寄存器，存放目的操作數(shù)目的操作數(shù)地址的地址的偏移量；偏移量； SP、BP的段基址由寄存器的段基址由寄存器SS提供，提供，SI、DI其段其段基址由寄存器基址由寄存器DS提供提供。162、段寄存器組v8086/8088CPU可

11、尋址可尋址1MB存儲空間，但指令存儲空間，但指令中給出的地址碼僅有中給出的地址碼僅有16位，指針寄存器也只有位，指針寄存器也只有16位長，位長，不能直接尋址不能直接尋址1MB空間空間。v8086/8088采用段地址、段內(nèi)偏移地址兩級存儲采用段地址、段內(nèi)偏移地址兩級存儲器尋址方式，段地址和段內(nèi)偏移地址均為器尋址方式，段地址和段內(nèi)偏移地址均為16位。位。v采用段地址尋址優(yōu)點：解決了采用段地址尋址優(yōu)點：解決了16位寄存器訪問位寄存器訪問大于大于64K內(nèi)存空間的問題；可以實現(xiàn)程序重定內(nèi)存空間的問題；可以實現(xiàn)程序重定位，即一個小于位，即一個小于64KB的程序可通過改變段寄的程序可通過改變段寄存器的內(nèi)容放

12、到存器的內(nèi)容放到1MB空間中任意段位置，從而空間中任意段位置，從而為同時運行多道程序提供了方便。為同時運行多道程序提供了方便。17 8086/8088CPU把可以直接尋址的把可以直接尋址的1M字節(jié)的內(nèi)存字節(jié)的內(nèi)存空間，分成稱為空間，分成稱為“段段”的邏輯區(qū)域，每個的邏輯區(qū)域，每個“段段”的物的物理長度為理長度為64K（216），），而段的起始地址由而段的起始地址由4個個“段寄段寄存器存器”決定。決定。 CS代碼段寄存器，指向當前的代碼段，指令由此代碼段寄存器，指向當前的代碼段，指令由此段中取出；段中取出； DS數(shù)據(jù)段寄存器，指向當前的數(shù)據(jù)段；數(shù)據(jù)段寄存器，指向當前的數(shù)據(jù)段； SS堆棧段寄存器，

13、存放當前的堆棧段的段基址；堆棧段寄存器，存放當前的堆棧段的段基址； ES附加段寄存器，存放附加數(shù)據(jù)段的段基址，在附加段寄存器，存放附加數(shù)據(jù)段的段基址，在進行字符串操作時，作為目的地址使用。進行字符串操作時，作為目的地址使用。 DS和和ES的初值的初值都要由用戶用程序設(shè)置，若二者都要由用戶用程序設(shè)置，若二者相同，則數(shù)據(jù)段和附加段重合相同，則數(shù)據(jù)段和附加段重合183、控制寄存器組v（1）指令指針）指令指針I(yè)P(Instruction Pointer)v指令指針指令指針I(yè)P是一個是一個16位寄存器，位寄存器，總是存放著下一次要取出的指令的偏移地總是存放著下一次要取出的指令的偏移地址址。v特點：特點：

14、v 1）用戶程序不能使用）用戶程序不能使用IP，它由它由BIU（總線接口部件）總線接口部件）自動修改；自動修改；v 2）轉(zhuǎn)移指令、過程調(diào)用指令和返回指令會改變）轉(zhuǎn)移指令、過程調(diào)用指令和返回指令會改變IP的內(nèi)容。的內(nèi)容。v（2）標志寄存器）標志寄存器(Flags),又名又名PSW(Program Status Word)程序狀態(tài)字寄存器程序狀態(tài)字寄存器16位只用了位只用了9位。其中，位。其中，6位用來反應(yīng)前一次涉及位用來反應(yīng)前一次涉及ALU操操作結(jié)果的狀態(tài)標志，其余作結(jié)果的狀態(tài)標志，其余3個是控制個是控制CPU操作特征標志操作特征標志19標志寄存器(Flags)D15D0 OF DF IF TF

15、 SF ZF AF PF CF符符號號標標志志單單步步中中斷斷中中斷斷允允許許方方向向標標志志溢溢出出標標志志進進借借位位標標志志1-有進、借位有進、借位0-無進、借位無進、借位半半進進借借位位標標志志1-低低4位向高位向高4位有進、借位位有進、借位0-低低4位向高位向高4位無進、借位位無進、借位奇奇偶偶標標志志1-低低8位有偶數(shù)個位有偶數(shù)個10-低低8位有奇數(shù)個位有奇數(shù)個11-結(jié)果為結(jié)果為00-結(jié)果不為結(jié)果不為0零零標標志志206個狀態(tài)標志位個狀態(tài)標志位 CF進位標志，加法時的最高位（進位標志，加法時的最高位（D7或或D15）產(chǎn)產(chǎn)生進位或減法時最高位出現(xiàn)借位，則生進位或減法時最高位出現(xiàn)借位，

16、則CF=1，否則否則CF=0； AF輔助進位標志，供輔助進位標志，供BCD碼使用。當碼使用。當D3位出位出現(xiàn)進位或借位時現(xiàn)進位或借位時AF=1，否則否則AF=0； OF溢出標志，帶符號數(shù)進行算術(shù)運算時，其溢出標志，帶符號數(shù)進行算術(shù)運算時，其結(jié)果超出了結(jié)果超出了8位或位或16位的表示范圍，產(chǎn)生溢出，則位的表示范圍，產(chǎn)生溢出，則OF=1，否則否則OF=0；6個狀態(tài)標志位個狀態(tài)標志位 ZF零標志，運算結(jié)果各位都為零，則零標志，運算結(jié)果各位都為零，則ZF=1，否則否則ZF=0； SF符號標志，運算結(jié)果為負數(shù)時，即運算結(jié)符號標志，運算結(jié)果為負數(shù)時，即運算結(jié)果的最高位為果的最高位為1，則，則SF=1，否則

17、否則SF=0； PF奇偶標志，反映操作結(jié)果中奇偶標志，反映操作結(jié)果中“1”的個數(shù)的個數(shù)的情況，若有偶數(shù)個的情況，若有偶數(shù)個“1”，則，則PF=1，否則否則PF=0。223個控制標志位個控制標志位 DF方向標志，用來控制數(shù)據(jù)串操作指令的方向標志，用來控制數(shù)據(jù)串操作指令的步進方向；步進方向； 當設(shè)置當設(shè)置DF=1時，將以遞減順序?qū)?shù)據(jù)串中的數(shù)時，將以遞減順序?qū)?shù)據(jù)串中的數(shù)據(jù)進行處理。當設(shè)置據(jù)進行處理。當設(shè)置DF=0時，遞增。時，遞增。 IF中斷允許標志，當設(shè)置中斷允許標志，當設(shè)置IF=1，開中斷，開中斷，CPU可響應(yīng)可屏蔽中斷請求；當設(shè)置可響應(yīng)可屏蔽中斷請求；當設(shè)置IF=0時，關(guān)中斷，時，關(guān)中斷，

18、CPU不響應(yīng)可屏蔽中斷請求。不響應(yīng)可屏蔽中斷請求。 TF陷阱標志，為程序調(diào)試而設(shè)的。當設(shè)置陷阱標志，為程序調(diào)試而設(shè)的。當設(shè)置TF=1，CPU處于單步執(zhí)行指令的方式；當設(shè)置處于單步執(zhí)行指令的方式；當設(shè)置TF=0時，時，CPU正常執(zhí)行程序。正常執(zhí)行程序。23舉例v1) MOVAX，2345H ADDAX，3219Hv執(zhí)行后，標志寄存器的狀態(tài)標志位變化為：執(zhí)行后，標志寄存器的狀態(tài)標志位變化為：OF0，SF0，ZF0，AF0，PF0，CF0v2) MOVAX，5439HADDAX，456AH v執(zhí)行后，標志寄存器的狀態(tài)標志位怎樣變化執(zhí)行后，標志寄存器的狀態(tài)標志位怎樣變化?242.28086/8088的

19、存儲組織v2.2.1存儲器組織存儲器組織v8086/8088CPU具有具有20條地址線條地址線，所以可尋址的存儲究竟為，所以可尋址的存儲究竟為220(1M) B。v每個字節(jié)對應(yīng)唯一物理地址每個字節(jié)對應(yīng)唯一物理地址v用用16位進制數(shù)表示位進制數(shù)表示的存儲的存儲地址地址 范圍范圍為為00000HFFFFFH23H00000H11HA9H09H00001HFFFFDHFFFFEH64HFFFFFH物理地址存放的數(shù)據(jù)表示為：表示為：（00000H）=23H（00001H）=11H（FFFFFH）=64H25數(shù)在存儲器中的存放規(guī)則數(shù)在存儲器中的存放規(guī)則當存儲器存放一個字節(jié)時，按順序存放當存儲器存放一個字

20、節(jié)時，按順序存放；存放存放一個字一個字時，其低位字節(jié)放低地址中，高位字節(jié)放高地址中時，其低位字節(jié)放低地址中，高位字節(jié)放高地址中，字的地址用低字節(jié)的地址表示。用低字節(jié)的地址表示。v存放存放的字允許從任何地址開始的字允許從任何地址開始。23H00000H11HA8H09H00001HFFFFDHFFFFEH64HFFFFFH物理地址存放的數(shù)據(jù)（FFFFEH）=6409H（00000H） =1123H（FFFFDH）=09A8Hv當字的地址是偶數(shù)地當字的地址是偶數(shù)地址時，即從偶數(shù)地址開址時，即從偶數(shù)地址開始存放，稱這樣存放的始存放，稱這樣存放的字為字為規(guī)則字規(guī)則字；v當字的地址是奇數(shù)地當字的地址是奇

21、數(shù)地址時，即從奇數(shù)地址開址時，即從奇數(shù)地址開始存放，稱這樣的字為始存放，稱這樣的字為非規(guī)則字非規(guī)則字。23H00000H11HA8H09H00001HFFFFDHFFFFEH64HFFFFFH物理地址物理地址存放的數(shù)據(jù)存放的數(shù)據(jù)規(guī)則字規(guī)則字非規(guī)則字非規(guī)則字規(guī)則字規(guī)則字27存儲器與8086CPU的連接v存儲器與存儲器與8086CPU連接時，連接時，1MB的空間分成兩個的空間分成兩個512KB的存儲庫。如右圖，的存儲庫。如右圖，A19A1可同時對兩個庫的存儲單元可同時對兩個庫的存儲單元尋址，尋址，A0和和BHE用于庫的選擇用于庫的選擇當當A0=0，BHE=1時，選中偶地址；時，選中偶地址；當當A0

22、=1，BHE=0時，選中奇地址；時，選中奇地址；當當A0=0，BHE=0時，同時選中高低庫；時，同時選中高低庫；28表表2-3 2-3 BHEBHE和和ADAD0 0的不同組合狀態(tài)的不同組合狀態(tài) 操操 作作 BHE ABHE A0 0 使用的數(shù)據(jù)引腳使用的數(shù)據(jù)引腳 讀或?qū)懪嫉刂返囊粋€字讀或?qū)懪嫉刂返囊粋€字 0 0 0 0 D15D15D0 D0 讀或?qū)懪嫉刂返囊粋€字節(jié)讀或?qū)懪嫉刂返囊粋€字節(jié) 1 0 1 0 D7D7D0 D0 讀或?qū)懫娴刂返囊粋€字節(jié)讀或?qū)懫娴刂返囊粋€字節(jié) 0 1 0 1 D15D15D8 D8 A19A1高位（奇數(shù)）庫D15D8SELA19A1低位（偶數(shù)）庫D7D0SELA19

23、A1A0BHE=1D15D8D7D0A0 =0BHEBHE=0A0 =1SEL庫選端v存儲器與8086CPU連接時，對規(guī)則字的存取，需要一個總線周期；v對非規(guī)則的存取，則需要兩個總線周期。v存儲器存儲器與與80888088CPUCPU連接時，因連接時，因80888088外部的數(shù)外部的數(shù)據(jù)總線是據(jù)總線是8 8位，因此對應(yīng)的位，因此對應(yīng)的1 1M M的存儲空間是單的存儲空間是單一的。一的。A19A01M存儲空間存儲空間D7D0A19A0D7D0 對對8088來說，來說，每一個總線周期只每一個總線周期只能完成一個字節(jié)的能完成一個字節(jié)的存取操作。存取操作。312.2.2 存儲器的分段和物理地址的形成v

24、1、存儲器的分段、存儲器的分段由于由于CPUCPU內(nèi)部寄存器是內(nèi)部寄存器是1616位，只能尋址位，只能尋址6464KBKB，故把故把1 1MBMB存儲空間劃分存儲空間劃分為四個邏輯段邏輯段彼此獨立，但可相連，可重疊，在為四個邏輯段邏輯段彼此獨立，但可相連，可重疊，在1 1MBMB存儲空間存儲空間浮動，僅需改變段寄存器內(nèi)容。浮動，僅需改變段寄存器內(nèi)容。一般把存儲器劃分為：程序區(qū)、數(shù)據(jù)區(qū)、堆棧區(qū)和附加段。一般把存儲器劃分為：程序區(qū)、數(shù)據(jù)區(qū)、堆棧區(qū)和附加段。程序量或數(shù)據(jù)量很大，超過程序量或數(shù)據(jù)量很大，超過6464K KB B，可定義多個代碼段、數(shù)據(jù)段、附可定義多個代碼段、數(shù)據(jù)段、附加段和堆棧段，加段

25、和堆棧段，l l 段地址：每個邏輯段起始地址的高段地址：每個邏輯段起始地址的高1616位，即段寄存器的內(nèi)容，無符位，即段寄存器的內(nèi)容，無符號數(shù)號數(shù) l l 段基地址：每個邏輯段起始地址；段基地址：每個邏輯段起始地址； l l 邏輯地址：段地址：偏移地址，在程序中使用；邏輯地址：段地址：偏移地址，在程序中使用； l l 物理地址：存儲單元的實際地址，物理地址：存儲單元的實際地址，物理地址物理地址= =段地址段地址* *16+16+偏移地址偏移地址； l l 偏移地址：相對段基地址的偏移量，無符號數(shù)，也稱有效地址偏移地址：相對段基地址的偏移量，無符號數(shù)，也稱有效地址EAEA32v段的位置可以段的位

26、置可以連續(xù)、分開、連續(xù)、分開、部分重疊或完部分重疊或完全重疊。在整全重疊。在整個存儲空間可個存儲空間可設(shè)置若干個邏設(shè)置若干個邏輯段。輯段。.0000H邏輯段1起點邏輯段2起點邏輯段3起點邏輯段4、5起點FFFFFH邏輯段164KB邏輯段264KB邏輯段364KB邏輯段4、564KB存儲器的邏輯段33v段的基址由段寄存器段的基址由段寄存器CS、DS、SS和和ES提供，提供，程序可以從這四個段寄存器規(guī)定的邏輯段中程序可以從這四個段寄存器規(guī)定的邏輯段中存儲指令代碼和數(shù)據(jù)。存儲指令代碼和數(shù)據(jù)。v如果如果CPU要從別的段存取信息，那么用程序要從別的段存取信息，那么用程序首先改變對應(yīng)程序段寄存器中的內(nèi)容，

27、將其首先改變對應(yīng)程序段寄存器中的內(nèi)容，將其設(shè)置成所要存取段的基址。設(shè)置成所要存取段的基址。34v若已知當前有效的若已知當前有效的代碼段、數(shù)據(jù)段、代碼段、數(shù)據(jù)段、堆棧段和附加段的堆棧段和附加段的段基址分別是段基址分別是0600H、3000H、B000H和和BC00H，當前可尋址段在存當前可尋址段在存儲器中的分布情況儲器中的分布情況如圖：如圖：0600CS3000DSB000SSBC00ES06000H15FFFH30000H3FFFFHB0000HBC000HBFFFFHCBFFFHFFFFFH64KB64KB64KB64KB當前可尋址段在存儲器中的分布情況當前可尋址段在存儲器中的分布情況352

28、、物理地址的形成v存儲器中存儲單元對應(yīng)的實際地址又稱為存儲器中存儲單元對應(yīng)的實際地址又稱為物物理地址（理地址（20位）位）。邏輯地址（邏輯地址（16位）位）是在程是在程序中使用的地址，它由兩部分組成：序中使用的地址，它由兩部分組成：段基址段基址和偏移量和偏移量。邏輯地址的表示格式為：邏輯地址的表示格式為：段基址：偏移地址段基址：偏移地址36v物理地址由邏輯地址變換而來，當物理地址由邏輯地址變換而來，當CPU訪問訪問存儲器時，必須完成如下運算：存儲器時，必須完成如下運算：物理地址段基址物理地址段基址16+偏移地址偏移地址如：已知某存儲單元的邏輯地址為如：已知某存儲單元的邏輯地址為2000H:33

29、00H，求求該存儲單元的物理地址？該存儲單元的物理地址？解：物理地址解：物理地址= 段基址段基址10H偏移地址偏移地址 =2000H 10H3300H =23300H3720位物理地址的形成v通過通過CPU的總路線接口的總路線接口部件部件BIU的地址加法器來的地址加法器來實現(xiàn)。如右圖。實現(xiàn)。如右圖。v偏移地址、段地址來自偏移地址、段地址來自于何處？于何處？v偏移地址偏移地址IP段地址來段地址來CS、DS、SS、ES偏移地址偏移地址段地址段地址000020位物理地址位物理地址20位物理地址的形成位物理地址的形成150190150382.3 8086/8088的I/O組織vI/O設(shè)備與設(shè)備與CPU

30、必須通過接口芯片連接來進行必須通過接口芯片連接來進行通信，通信，原因在于：原因在于：I/O設(shè)備復(fù)雜多樣，工作速設(shè)備復(fù)雜多樣，工作速度遠遠低于度遠遠低于CPU。v每個每個I/O接口芯片都有一個或多個端口，一個接口芯片都有一個或多個端口，一個端口往往對應(yīng)于芯片上的一個或一組寄存器，端口往往對應(yīng)于芯片上的一個或一組寄存器，一個一個I/O端口有唯一的端口有唯一的I/O地址與之對應(yīng)，就地址與之對應(yīng)，就像存儲單元地址一樣。像存儲單元地址一樣。39vCPU對對I/O端口訪問使用指令端口訪問使用指令I(lǐng)N:輸入輸入OUT:輸出輸出v8086/8088CPU使用低端的使用低端的16位地址線來訪問位地址線來訪問8位

31、的位的I/O端口，最多可達端口，最多可達64K個個16位的位的I/O端口，最多可達端口，最多可達32K個個v任何兩個相鄰的任何兩個相鄰的8位端口可以組成一個位端口可以組成一個16位的端口；位的端口；8086訪問奇數(shù)地址的訪問奇數(shù)地址的16位端口必須訪問兩次；位端口必須訪問兩次；8088訪問訪問16位端口問題兩次。位端口問題兩次。v端口的尋址不用分段，因而不用寄存器，端口地址端口的尋址不用分段，因而不用寄存器，端口地址仍為仍為20位，高位，高4位總是為位總是為0402.48086/8088CPU的引腳功能和工作方式8088CPU最小模式（最大模式）引腳0102030405060708091011

32、1213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCC（5V）AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD（RQ/GT0） HLDA（RQ/GT1）WR（LOCK）M/IO（S2）DT/R（S1）DEN（S0）ALE（QS0）INTA（QS1）TESTREADYRESET80868088CPU41v8086/8088CPU的的40個引腳中，引腳個引腳中

33、，引腳19CLK：為時鐘信號輸入端，通常與為時鐘信號輸入端，通常與8284A時鐘時鐘發(fā)生器輸出端發(fā)生器輸出端CLK相連接，該時鐘信號占空度為相連接，該時鐘信號占空度為1/3， 8086/8088CPU時鐘頻率為時鐘頻率為5MHz；1和和20GND為接地端；為接地端；40Vcc為電源輸入端，電源電壓為為電源輸入端，電源電壓為5(10) V2.4.1 8086/8088CPU兩種工作方式公用引腳功能42其余36個引腳個分為：v1、地址、地址/數(shù)據(jù)總線數(shù)據(jù)總線AD15AD0(雙向、三態(tài)雙向、三態(tài))對于對于8086，為分時復(fù)用地址，為分時復(fù)用地址/數(shù)據(jù)總線。數(shù)據(jù)總線?？偩€周期的總線周期的T1狀態(tài)，用來

34、輸出要訪問的存儲器狀態(tài)，用來輸出要訪問的存儲器地址或地址或I/O端口地址端口地址AD15AD0 ；在其他在其他T狀態(tài)作為雙向數(shù)據(jù)總線狀態(tài)作為雙向數(shù)據(jù)總線D15D0。在在8088中，因數(shù)據(jù)總路線只有中，因數(shù)據(jù)總路線只有8條，所以與條，所以與8086中引腳中引腳AD15AD8 對應(yīng)的是對應(yīng)的是A15A8 ，僅用于輸出，僅用于輸出地址。地址。43v2、地址、地址/狀態(tài)總線狀態(tài)總線A19/S6A16/S3(輸出，輸出，三態(tài)三態(tài))在總線周期的在總線周期的T1狀狀態(tài)輸出地址的高態(tài)輸出地址的高4位位A19A16在其他在其他T狀態(tài)用來輸狀態(tài)用來輸出狀態(tài)信息，狀態(tài)信號出狀態(tài)信息，狀態(tài)信號中：中：a、S6始終為始

35、終為0，指示當，指示當前與總線相連；前與總線相連；b、S5指示中斷允許標指示中斷允許標志的志的IF的狀態(tài)；的狀態(tài)；c、S4和和S3指示當前使指示當前使用哪個段寄存器，其含用哪個段寄存器，其含義如表義如表DMA方式時，這些引方式時，這些引腳被置高阻態(tài)腳被置高阻態(tài)S4S3含義含義00當前正使用當前正使用ES01當前正使用當前正使用SS10當前正使用當前正使用CS(或或I/O,中斷中斷響應(yīng)響應(yīng))11當前正使用當前正使用DSS4和S3的含義44v3、控制總線、控制總線（1） 高高8位數(shù)據(jù)總線允許位數(shù)據(jù)總線允許/狀態(tài)信號線狀態(tài)信號線(輸輸出、三態(tài)出、三態(tài))是一條分時復(fù)用總線，在是一條分時復(fù)用總線，在80

36、86中，中， 在總線周期的在總線周期的T1狀態(tài)輸出低電平，表示狀態(tài)輸出低電平，表示使用高使用高8位數(shù)據(jù)線位數(shù)據(jù)線AD15AD8，如輸出高電平，表，如輸出高電平，表示只使用低示只使用低8位數(shù)據(jù)線；位數(shù)據(jù)線； 在其他在其他T狀態(tài)，輸出狀態(tài)狀態(tài)，輸出狀態(tài)S7(目前還沒有意義目前還沒有意義)7SBHEBHE45(2) 讀控制（輸出，低電平有效）讀控制（輸出，低電平有效）低電平時低電平時表示表示CPU的操作為存儲器讀或的操作為存儲器讀或I/O端口輸入，在端口輸入，在DMA方式時浮空。方式時浮空。(3)READY準備好信號準備好信號(輸入，高電平有效輸入，高電平有效)由由所訪問的存儲器或所訪問的存儲器或I

37、/O設(shè)備發(fā)來的響應(yīng)信號，高設(shè)備發(fā)來的響應(yīng)信號，高電平表示數(shù)據(jù)已準備就緒，馬上可進行一次數(shù)據(jù)電平表示數(shù)據(jù)已準備就緒，馬上可進行一次數(shù)據(jù)傳送。傳送。RD46(4) 測試信號測試信號(輸入，低電平有效輸入，低電平有效)當當CPU執(zhí)行執(zhí)行WAIT時，每隔時，每隔5個時鐘周期對個時鐘周期對 引腳進行一次測試，引腳進行一次測試，當為高電平時，當為高電平時，CPU繼續(xù)處于等待狀態(tài)，直到出現(xiàn)低電繼續(xù)處于等待狀態(tài)，直到出現(xiàn)低電平，平，CPU才執(zhí)行下一條指令才執(zhí)行下一條指令(5)INTR中斷請求中斷請求(輸入，高電平有效輸入，高電平有效)可屏蔽中斷信號?？善帘沃袛嘈盘?。為高電平時，外設(shè)提出中斷請求。為高電平時，外

38、設(shè)提出中斷請求。CPU在每一條指令的在每一條指令的最后一個時鐘周期對最后一個時鐘周期對INTR進行測試。若進行測試。若INTR為高電平，為高電平，且中斷允許標志為且中斷允許標志為1，則在該指令執(zhí)行完后，響應(yīng)中斷請，則在該指令執(zhí)行完后，響應(yīng)中斷請求。求。TESTTEST47(6)NMI非屏蔽中斷請求非屏蔽中斷請求(輸入，上升沿觸發(fā)輸入，上升沿觸發(fā))當該引腳輸當該引腳輸入一個由低電平變高電平的信號時，入一個由低電平變高電平的信號時，CPU會在執(zhí)行完現(xiàn)會在執(zhí)行完現(xiàn)行指令后，響應(yīng)中斷請求。這類中斷不受行指令后，響應(yīng)中斷請求。這類中斷不受IF的影響，不的影響，不能用指令加以屏蔽。能用指令加以屏蔽。(7)

39、RESET復(fù)位信號復(fù)位信號(輸入，高電平有效輸入，高電平有效)復(fù)位信號必須復(fù)位信號必須保持保持4個時鐘周期以上的高電平才有效。有效時，個時鐘周期以上的高電平才有效。有效時，CPU將將標志寄存器、標志寄存器、IP、DS、SS、ES以及指令隊列以及指令隊列清零清零，并將，并將CS置為置為FFFFH。RESET為低電平時，為低電平時，CPU從從FFFF0H開開始執(zhí)行程序。始執(zhí)行程序。系統(tǒng)加電系統(tǒng)加電(50s)或進行或進行RESET操作時產(chǎn)生操作時產(chǎn)生RESET信號信號。48(8)最小最小/最大方式控制信號最大方式控制信號(輸入輸入)8086/8088CPU與存儲器和外設(shè)構(gòu)成一個計算機系與存儲器和外設(shè)

40、構(gòu)成一個計算機系統(tǒng)時，根據(jù)所連接存儲器和外設(shè)規(guī)模，可以有兩統(tǒng)時，根據(jù)所連接存儲器和外設(shè)規(guī)模，可以有兩種不同的工作方式。當引腳接種不同的工作方式。當引腳接+5V時，處時，處于最小方式；接地時，于最小方式；接地時，CPU處于最大方式。處于最大方式。v其他控制線：其他控制線：2431引腳在兩種工作方式下引腳在兩種工作方式下定義的功能不同定義的功能不同MXMNMXMN492.4.2最小工作方式v最小工作方式：最小工作方式：就是系統(tǒng)中只有一個微處理器就是系統(tǒng)中只有一個微處理器8086或或8088。在這種系統(tǒng)中，所有的總線控制都直接由在這種系統(tǒng)中，所有的總線控制都直接由8086或或8088產(chǎn)生，系統(tǒng)中總線

41、控制邏輯電路產(chǎn)生，系統(tǒng)中總線控制邏輯電路被減小到最小，這種方式適合于較小規(guī)模的被減小到最小，這種方式適合于較小規(guī)模的應(yīng)用。應(yīng)用。此時引腳此時引腳 接到接到+5V。MXMN50v(1)中斷響應(yīng)信號中斷響應(yīng)信號(輸出，低電平有效輸出，低電平有效)是是CPU對外設(shè)的中斷請求的回答信號。信號對外設(shè)的中斷請求的回答信號。信號位于連續(xù)周期中的兩個負脈沖，在中斷響應(yīng)位于連續(xù)周期中的兩個負脈沖，在中斷響應(yīng)周期的周期的T2、T3和和Tw狀態(tài)時，狀態(tài)時， 為為低電平。低電平。第第一個負脈沖一個負脈沖通知外圍設(shè)備的接口，它發(fā)出的通知外圍設(shè)備的接口，它發(fā)出的中斷請求已經(jīng)得到允許；外設(shè)接口接收到中斷請求已經(jīng)得到允許；外

42、設(shè)接口接收到第第二個負脈沖二個負脈沖后，將中斷類型碼送往數(shù)據(jù)總線。后，將中斷類型碼送往數(shù)據(jù)總線。INTAINTA1、最小方式下，2431引腳功能51v(2)ALE地址鎖存允許信號地址鎖存允許信號(輸出，高電平有效輸出，高電平有效)ALE是是CPU在每個總線周期的在每個總線周期的T1狀態(tài)發(fā)出的，狀態(tài)發(fā)出的，其有效電平表示當前在地址其有效電平表示當前在地址/數(shù)據(jù)復(fù)用線上輸數(shù)據(jù)復(fù)用線上輸出的是地址信息，利用它的下降沿把地址信出的是地址信息，利用它的下降沿把地址信號和信號鎖存在號和信號鎖存在8282地址鎖存器中。地址鎖存器中。ALE不能被浮置。不能被浮置。BHE52v(3) 數(shù)據(jù)允許信號數(shù)據(jù)允許信號(

43、輸出，低電平有效，三態(tài)輸出，低電平有效，三態(tài))有效表示有效表示CPU準備好接收和發(fā)送數(shù)據(jù)，是準備好接收和發(fā)送數(shù)據(jù)，是CPU提供提供雙向數(shù)據(jù)收發(fā)器雙向數(shù)據(jù)收發(fā)器8286的信號，在每個訪問存儲器或的信號，在每個訪問存儲器或訪問訪問I/O周期，或中斷響應(yīng)周期均有效。在周期，或中斷響應(yīng)周期均有效。在DMA下，下，浮置為高阻狀態(tài)。浮置為高阻狀態(tài)。v(4)數(shù)據(jù)收發(fā)信號數(shù)據(jù)收發(fā)信號(輸出，三態(tài)輸出，三態(tài))在系統(tǒng)使用雙在系統(tǒng)使用雙向數(shù)據(jù)收發(fā)器向數(shù)據(jù)收發(fā)器8286時，用其控制數(shù)據(jù)的傳送方向。時，用其控制數(shù)據(jù)的傳送方向。如果為高電平，則進行數(shù)據(jù)發(fā)送，如果為低電平，如果為高電平，則進行數(shù)據(jù)發(fā)送，如果為低電平，則進行

44、數(shù)據(jù)接收。在則進行數(shù)據(jù)接收。在DMA下，浮置為高阻狀態(tài)。下，浮置為高阻狀態(tài)。DENRDT53v(5) 存儲器存儲器/IO控制信號控制信號(輸出，三態(tài)輸出，三態(tài))用用于區(qū)分是訪問存儲器于區(qū)分是訪問存儲器(高電平高電平)，還是訪問，還是訪問I/O(低電平低電平)，通常被接至存儲器或接口芯片，通常被接至存儲器或接口芯片的片選的片選 端。在端。在DMA下，浮置為高阻狀態(tài)。下，浮置為高阻狀態(tài)。 注：注：8088中，此信號為，極性與中，此信號為，極性與8086相反。相反。v(6)寫信號寫信號(輸出，低電平有效，三態(tài)輸出，低電平有效，三態(tài))有有效時，表示效時，表示CPU正在執(zhí)行存儲器或正在執(zhí)行存儲器或I/O

45、的寫操的寫操作。在任何寫周期，只在作。在任何寫周期，只在T2、T3和和Tw有效。有效。在在DMA下，浮置為高阻狀態(tài)。下，浮置為高阻狀態(tài)。IOMCSIOMWRWR54v(7)HOLD總線保持請求信號總線保持請求信號(輸入，高電平有輸入，高電平有效效) 它是系統(tǒng)中的其他總線主控部件向它是系統(tǒng)中的其他總線主控部件向CPU發(fā)出的請求占用總線的申請信號。發(fā)出的請求占用總線的申請信號。v(8)HLDA總線保持響應(yīng)信號總線保持響應(yīng)信號(輸出，高電平有輸出，高電平有效效) 它是它是CPU對系統(tǒng)中其他總線主控部件向?qū)ο到y(tǒng)中其他總線主控部件向其請求總路線使用權(quán)的響應(yīng)信號。其請求總路線使用權(quán)的響應(yīng)信號。55vHOL

46、D和和HLDA是兩個應(yīng)答信號。應(yīng)答過程：是兩個應(yīng)答信號。應(yīng)答過程：申請：申請：系統(tǒng)中某一總線主控部件要求占用總線系統(tǒng)中某一總線主控部件要求占用總線向向CPU的的HOLD引腳發(fā)出一個高電平的請求信號引腳發(fā)出一個高電平的請求信號如如果果CPU允許讓出總路線的控制權(quán)，就在當前總線周允許讓出總路線的控制權(quán)，就在當前總線周期的期的T4狀態(tài)，從狀態(tài)，從HLDA引腳上發(fā)出一個高電平的應(yīng)引腳上發(fā)出一個高電平的應(yīng)答信號答信號，且同時使具有三態(tài)功能的地址，且同時使具有三態(tài)功能的地址/數(shù)據(jù)總線和數(shù)據(jù)總線和控制總線處于浮空控制總線處于浮空總線請求部件收到總線請求部件收到HLDA后，后，獲得總線控制權(quán)。獲得總線控制權(quán)。

47、保持：保持：在總線請求部件占有總線期間，在總線請求部件占有總線期間，HOLD和和HLDA都保持高電平。都保持高電平。放棄：放棄：當總線請求部件用完總線之后，把當總線請求部件用完總線之后，把HOLD信信號變?yōu)榈碗娖?，號變?yōu)榈碗娖?，CPU收到收到HOLD的無效信號后，也的無效信號后，也將將HLDA變?yōu)榈碗娖?，這時變?yōu)榈碗娖?，這時CPU再度獲得地址再度獲得地址/數(shù)據(jù)數(shù)據(jù)總線和控制總線的占有權(quán)?？偩€和控制總線的占有權(quán)。56v注意：最小方式下，注意：最小方式下，8086/8088CPU的第的第34引引腳功能含義不同腳功能含義不同8086前面已經(jīng)介紹過前面已經(jīng)介紹過8088為為(系統(tǒng)狀態(tài)信號系統(tǒng)狀態(tài)信號)

48、，它與、的，它與、的組合，決定了當前總線周期的操作。具體如下：組合，決定了當前總線周期的操作。具體如下：SSOIOMRDT無源狀態(tài)無源狀態(tài)110暫停暫停111寫內(nèi)存寫內(nèi)存010寫寫I/O端口端口011讀內(nèi)存讀內(nèi)存100讀讀I/O端口端口101取指令取指令000發(fā)中斷響應(yīng)信號發(fā)中斷響應(yīng)信號001操作操作操作操作IOMRDTSSOIOMRDTSSO572、最小方式的典型系統(tǒng)結(jié)構(gòu)v構(gòu)成最小方式系統(tǒng)構(gòu)成最小方式系統(tǒng)要求要求：系統(tǒng)中的存儲器容：系統(tǒng)中的存儲器容量不大，量不大，I/O端口不多。端口不多。v這時系統(tǒng)的地址總線，由這時系統(tǒng)的地址總線，由AD15AD0,A19A16通過地址鎖存器構(gòu)成，數(shù)據(jù)總線可

49、以直接由通過地址鎖存器構(gòu)成，數(shù)據(jù)總線可以直接由AD15AD0(AD7AD0)供給，供給，也可以通過收發(fā)也可以通過收發(fā)器增大驅(qū)動能力后供給，系統(tǒng)的控制總線則器增大驅(qū)動能力后供給，系統(tǒng)的控制總線則直接由直接由CPU供給供給。如下頁圖或書如下頁圖或書2-10(P28)58最小模式系統(tǒng)總線的形成：最小模式系統(tǒng)總線的形成：應(yīng)用于單一的微機處理系統(tǒng)，應(yīng)用于單一的微機處理系統(tǒng)，3 3片片82828282鎖存鎖存2020位地址信息和位地址信息和BHEBHE ，2 2片片82868286作為作為1616位數(shù)據(jù)收發(fā)器位數(shù)據(jù)收發(fā)器 MN/MX RD WR CLK READY M/IORESET ALE A19-A1

50、6 BHE AD15-AD08086CPU DT/R DEN8286 8286 或或8287 8287 T TOEOE82848284RES RES 時鐘時鐘 發(fā)生器發(fā)生器存儲器 DATAI/O外設(shè)DATA數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線地址總線地址總線地址地址/ /數(shù)據(jù)數(shù)據(jù)V VCCCCV VCCCCSTBSTB鎖存器鎖存器82828282OEOEBHEBHE592.4.3最大工作方式v當把當把8086/8088CPU的引腳引腳接地時，的引腳引腳接地時，CPU就處于最大工作方式。就處于最大工作方式。v最大工作方式用在需要利用最大工作方式用在需要利用8086/8088CPU構(gòu)構(gòu)成中等或較大成中

51、等或較大(相對于最小方式相對于最小方式)系統(tǒng)時。系統(tǒng)時。v在最大方式下，可以有在最大方式下，可以有11個微處理器，其他個微處理器，其他處理器作為后援處理器。處理器作為后援處理器。MXMN601、最大方式下，2431引腳功能v這這8個控制引腳功能：個控制引腳功能：v(1)QS1和和QS0指令隊列狀態(tài)信號指令隊列狀態(tài)信號(輸出輸出)組合起來提供總線周期的前一個狀態(tài)中組合起來提供總線周期的前一個狀態(tài)中指令隊列的狀態(tài)，以便于外部對指令隊列的狀態(tài)，以便于外部對8086/8088BIU的指令隊列的動作跟蹤。的指令隊列的動作跟蹤。見表見表2-6(P30)QS1QS0隊列狀態(tài)QS1QS0隊列狀態(tài)00無操作10

52、隊列空01從指令隊列中取出當前指令第一字節(jié)11從指令隊列中取出當前指令后續(xù)字節(jié)61v(2)、總線周期狀態(tài)信號、總線周期狀態(tài)信號(輸出，輸出，三態(tài)三態(tài))組合起來表示當前總線周期操作組合起來表示當前總線周期操作類型。類型。8288總線控制器根據(jù)其狀態(tài)來訪總線控制器根據(jù)其狀態(tài)來訪問存儲器和問存儲器和I/O端口的控制命令。端口的控制命令。見表見表2-7(P30)2S1S0SMRDC讀存儲器讀存儲器1 0 1IORC讀讀I/O端口端口0 0 1MWTC，AMWC寫存儲器寫存儲器1 1 0IOWC，AIOWC讀讀I/O端口端口0 1 0無無無源狀態(tài)無源狀態(tài)1 1 1無無暫停暫停0 1 1MRDC取指令取指

53、令1 0 0INTA中斷響應(yīng)中斷響應(yīng)0 0 08288產(chǎn)生的信號產(chǎn)生的信號操作類型操作類型S2 S1 S08288產(chǎn)生的信號產(chǎn)生的信號操作類型操作類型S2 S1 S062v(3)總線封鎖信號總線封鎖信號(輸出，三態(tài)輸出，三態(tài))此信號低電平此信號低電平時，表示時，表示CPU獨占總線使用權(quán)。它由指令前綴獨占總線使用權(quán)。它由指令前綴LOCK產(chǎn)生，當產(chǎn)生，當LOCK前綴后面的一條指令執(zhí)行完前綴后面的一條指令執(zhí)行完后，信號便撤消，此信號是為了避免多個處理后，信號便撤消，此信號是為了避免多個處理器使用共有資源時產(chǎn)生沖突而設(shè)置的。器使用共有資源時產(chǎn)生沖突而設(shè)置的。為防止為防止8086/8088中斷時總線被其

54、他主控部件所占用，中斷時總線被其他主控部件所占用，因此在兩個中斷響應(yīng)脈沖之間，信號自動變?yōu)橐虼嗽趦蓚€中斷響應(yīng)脈沖之間，信號自動變?yōu)榈碗娖?。在低電平。在DMA期間，端被設(shè)置浮置為高阻狀期間，端被設(shè)置浮置為高阻狀態(tài)。態(tài)。LOCKLOCKLOCKLOCK63v(4) 、總線請求、總線請求(輸入輸入)/總線請求允許總線請求允許(輸出輸出)信號信號(雙向雙向)這兩個引腳可供這兩個引腳可供CPU以外以外的兩個處理器用來發(fā)出使用總線的請求信號的兩個處理器用來發(fā)出使用總線的請求信號和接收和接收CPU對總線請求信號的回答信號，它對總線請求信號的回答信號，它們都是雙向。的優(yōu)先級比們都是雙向。的優(yōu)先級比 高。高。1

55、GTRQ0GTRQ1GTRQ0GTRQ642、最大方式的系統(tǒng)基本結(jié)構(gòu)v系統(tǒng)中嗇了總線控制器系統(tǒng)中嗇了總線控制器8288，使控制總線的，使控制總線的驅(qū)動能力更強、功能更加完善。驅(qū)動能力更強、功能更加完善。v8288用來代替用來代替CPU提供總線控制和命令信號提供總線控制和命令信號總線控制器總線控制器。v8288的引腳信號分為：的引腳信號分為：輸入狀態(tài)信號輸入狀態(tài)信號、控制控制信號信號、輸出總線命令信號輸出總線命令信號和和輸出總線控制信輸出總線控制信號號。65最大模式系統(tǒng)總線的形成最大模式系統(tǒng)總線的形成：應(yīng)用于多微機處理系統(tǒng)，增設(shè)總線控制器應(yīng)用于多微機處理系統(tǒng)，增設(shè)總線控制器82888288 CL

56、K READY RESET A19-A16 BHE AD15-AD08086CPU MN/MX STB 8282 8282 或或8283828382848284RES RES 時鐘時鐘 發(fā)生器發(fā)生器存儲器 DATAI/O外設(shè)DATA數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線地址總線地址總線地址地址/ /數(shù)據(jù)數(shù)據(jù)V VCCCCS0S1s2 CLK 8288 DT/R s0 s1 s2 ALE DENIOWCIORCMWTCMRDCBHEBHE8286 8286 或或8287 8287 T T OE OE663、多處理器系統(tǒng)v多處理器系統(tǒng)改進系統(tǒng)的性能和增加了系統(tǒng)多處理器系統(tǒng)改進系統(tǒng)的性能和增加了系統(tǒng)的吞量

57、。的吞量。v多個處理器掛在同一總線上，必須解決的問多個處理器掛在同一總線上，必須解決的問題是：題是：總線的爭用總線的爭用處理器間通信處理器間通信67v最大工作方式提供的多道處理性能適應(yīng)于三最大工作方式提供的多道處理性能適應(yīng)于三種基本配置：協(xié)處理器配置、緊耦合配置和種基本配置：協(xié)處理器配置、緊耦合配置和松耦合配置松耦合配置前兩種配置：處理器共享存儲器和前兩種配置：處理器共享存儲器和I/O設(shè)備，而設(shè)備，而且共享總線控制邏輯和時鐘發(fā)生器。后援處理器且共享總線控制邏輯和時鐘發(fā)生器。后援處理器需使用總線時需通過或向需使用總線時需通過或向CPU申請。緊申請。緊耦合配置中，后援處理器可獨立工作，協(xié)處理配耦合

58、配置中，后援處理器可獨立工作，協(xié)處理配置中，后援處理器不能獨立工作，必須與置中，后援處理器不能獨立工作，必須與CPU直直接通信。這兩種配置中，后援處理器不能是接通信。這兩種配置中，后援處理器不能是8086/8088CPU.CPU只提供兩條請求只提供兩條請求/請求允許信號線，所以共請求允許信號線，所以共享總線的后援處理器數(shù)目有限。享總線的后援處理器數(shù)目有限。1GTRQ0GTRQ68松耦合配置用于中型和大型系統(tǒng)中，系統(tǒng)中可包松耦合配置用于中型和大型系統(tǒng)中，系統(tǒng)中可包含多個共享總線的主控者。每一個主控者必須配含多個共享總線的主控者。每一個主控者必須配置一個置一個8288總線控制器和一個總線控制器和一

59、個8289總線仲裁器?？偩€仲裁器。當多個主控者同時要求使用總線時，由當多個主控者同時要求使用總線時，由8289將總將總線賦給優(yōu)先級別高的主控者。線賦給優(yōu)先級別高的主控者。692.58086/8088的操作及其時序v2.5.1總線周期、總線周期、T狀態(tài)和操作時序狀態(tài)和操作時序由外部的由外部的8284A芯片提供主頻為芯片提供主頻為5MHz的時鐘信號，其時的時鐘信號，其時鐘周期為鐘周期為200ns。CPU在執(zhí)行指令過程中，凡需在執(zhí)行指令過程中，凡需執(zhí)行訪問存儲器或訪問執(zhí)行訪問存儲器或訪問I/O端口的操作端口的操作都統(tǒng)一交給都統(tǒng)一交給BIU的外部總線完成，進行一次訪的外部總線完成，進行一次訪問問(存取

60、一個字節(jié)存取一個字節(jié))所需的時間稱為一個所需的時間稱為一個總線周期總線周期。一個總。一個總線周期由線周期由4個時鐘周期組成，一個時鐘周期稱為一個個時鐘周期組成，一個時鐘周期稱為一個T狀狀態(tài)，因此基本總線周期用態(tài)，因此基本總線周期用T1、T2、T3、T4表示。表示。CPU執(zhí)行數(shù)據(jù)輸入操作，稱為總線執(zhí)行數(shù)據(jù)輸入操作，稱為總線“讀讀”周期；周期；CPU執(zhí)行數(shù)據(jù)輸出操作，稱為總線執(zhí)行數(shù)據(jù)輸出操作，稱為總線“寫寫”周。周。70v考慮到存儲器或外設(shè)速度不如考慮到存儲器或外設(shè)速度不如CPU，在基本總線周在基本總線周期期T3、T4之間插入一個或多個附加時鐘周期之間插入一個或多個附加時鐘周期Tw的功的功能，能，