模電數(shù)電ch3-4_yy

1、主講教師：楊云聯(lián)系方式：學(xué)院：信息工程學(xué)院班級：網(wǎng)絡(luò)工程0901班第三部分第三部分 數(shù)字電子技術(shù)數(shù)字電子技術(shù)課程內(nèi)容：課程內(nèi)容：3-1 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)3-2 組合邏輯電路組合邏輯電路3-3 時(shí)序邏輯電路時(shí)序邏輯電路*3-4 存儲器與可編程邏輯器件存儲器與可編程邏輯器件3-5 脈沖信號的產(chǎn)生與整形脈沖信號的產(chǎn)生與整形3-6 模模-數(shù)與數(shù)數(shù)與數(shù)-模轉(zhuǎn)換模轉(zhuǎn)換重點(diǎn)和難點(diǎn)：重點(diǎn)和難點(diǎn)：重點(diǎn)：門電路的特性與工作原理，組合邏輯電路和時(shí)序邏輯電路的分析與設(shè)計(jì)，現(xiàn)場可編程門陣列難點(diǎn)：組合邏輯電路和時(shí)序邏輯的分析與設(shè)計(jì)*3-4 存儲器與可編程邏輯器件存儲器與可編程邏輯器件4.1 存儲器存儲器ROM，R

2、AM4.2 可編程邏輯器件可編程邏輯器件PAL，GAL，PLD, CPLD , FPGA1. RAM1. RAM的擴(kuò)展的擴(kuò)展l 重點(diǎn)重點(diǎn)：2. FPGA2. FPGA基本要求：基本要求：了解隨機(jī)存取存儲器RAM和只讀存儲器ROM的結(jié)構(gòu)、工作原理及存儲器容量擴(kuò)展的方法；了解可編程陣列邏輯PAL 、通用陣列GAL的結(jié)構(gòu)與特點(diǎn)； CPLD和FPGA的結(jié)構(gòu)特點(diǎn)；可編程邏輯器件的開發(fā)與應(yīng)用技術(shù)難難 點(diǎn)：點(diǎn)：FPAG設(shè)計(jì)。數(shù)字系統(tǒng)中用于存儲大量二進(jìn)制信息的器件是存儲器。穿孔卡片紙帶磁芯存儲器半導(dǎo)體存儲器半導(dǎo)體存儲器的優(yōu)點(diǎn)：容量大、體積小、功耗低、存取速度快、使用壽命長等。半導(dǎo)體存儲器按照內(nèi)部信息的存取方式

3、不同分為兩大類：1、只讀存儲器ROM。用于存放永久性的、不變的數(shù)據(jù)。2、隨機(jī)存取存儲器RAM。用于存放一些臨時(shí)性的數(shù)據(jù)或中間結(jié)果，需要經(jīng)常改變存儲內(nèi)容。一、隨機(jī)存取存儲器（RAM） 隨機(jī)存取存儲器又叫隨機(jī)讀/寫存儲器，簡稱RAM，指的是可以從任意選定的單元讀出數(shù)據(jù)，或?qū)?shù)據(jù)寫入任意選定的存儲單元。優(yōu)點(diǎn)：讀寫方便，使用靈活。缺點(diǎn)：掉電丟失信息。 分類： SRAM （靜態(tài)隨機(jī)存取存儲器） DRAM （動(dòng)態(tài)隨機(jī)存取存儲器）1. RAM的結(jié)構(gòu)和讀寫原理 （1）RAM 的結(jié)構(gòu)框圖圖8-1 RAM 的結(jié)構(gòu)框圖I/O端畫雙箭是因?yàn)閿?shù)據(jù)即可由此端口讀出，也可寫入 存儲矩陣 共有28（256）行24（16）列共

4、212（4096）個(gè)信息單元（即字） 每個(gè)信息單元有k位二進(jìn)制數(shù)（1或0） 存儲器中存儲單元的數(shù)量稱為存儲容量（字?jǐn)?shù)位數(shù)k）。 地址譯碼器 行地址譯碼器：輸入8位行地址碼，輸出256條行選擇線（用x表示） 列地址譯碼器：輸入4位列地址碼，輸出16條列選擇線（用Y表示） 當(dāng)R/W =0時(shí)，進(jìn)行數(shù)據(jù)操作。 當(dāng)R/W =1時(shí)，進(jìn)行數(shù)據(jù)操作。 圖8-2 RAM存儲矩陣的示意圖 2564（256個(gè)字，每個(gè)字4位）RAM存儲矩陣的示意圖。如果X0Y01，則選中第一個(gè)信息單元的4個(gè)存儲單元，可以對這4個(gè)存儲單元進(jìn)行讀出或?qū)懭搿?當(dāng)CS=時(shí)，RAM被選中工作。 若 A11A10A9A8A7A6A5A4A3A2

5、A1A0=000000000000 表示選中列地址為A11A10A9A8=0000、行地址為A7A6A5A4A3A2A1A0=00000000的存儲單元。 此時(shí)只有X0和Y0為有效，則選中第一個(gè)信息單元的k個(gè)存儲單元，可以對這k個(gè)存儲單元進(jìn)行讀出或?qū)懭搿?若此時(shí)R/W=0時(shí)，進(jìn)行入數(shù)據(jù)操作。 當(dāng)CS=1時(shí)，不能對RAM進(jìn)行讀寫操作，所有端均為。 （3）RAM的存儲單元按工作原理分為： 靜態(tài)存儲單元：利用基本RS觸發(fā)器存儲信息。保存的信息不易丟失。 動(dòng)態(tài)存儲單元?jiǎng)討B(tài)存儲單元：利用：利用MOS的柵極電容來存儲信息。由于電容的容量很小，以及漏電流的存在，為了保持信息，必須定時(shí)給電容充電，通常稱為刷新

6、。 采用CMOS工藝制成，存儲容量為8K8位，典型存取時(shí)間為100ns、電源電壓5V、工作電流40mA、維持電壓為2V，維持電流為2A。 8K=213，有13條地址線A0A12； 每字有位，有條數(shù)據(jù)線I/O0I/O7； 圖8-3 6264引腳圖 四條控制線 表：62646264的工作方式表 二、 存儲器的應(yīng)用 1. 存儲器容量的擴(kuò)展存儲器的容量：字?jǐn)?shù)位數(shù) 位擴(kuò)展（即字長擴(kuò)展）：將多片存儲器經(jīng)適當(dāng)?shù)倪B接，組成位數(shù)增多、字?jǐn)?shù)不變的存儲器。 方法：用同一地址信號控制 n個(gè)相同字?jǐn)?shù)的RAM。 例：將2561的RAM擴(kuò)展為 2568的RAM。 將8塊2561的RAM的所有地址線和CS（片選線）分別對應(yīng)并

7、接在一起，而每一片的位輸出作為整個(gè)RAM輸出的一位。 2568RAM需2561RAM的芯片數(shù)為：812568256一片存儲容量總存儲容量N圖8-10 RAM位擴(kuò)展 將將2562561 1的的RAMRAM擴(kuò)展為擴(kuò)展為2562568 8的的RAMRAM 字?jǐn)U展 將多片存儲器經(jīng)適當(dāng)?shù)倪B接，組成字?jǐn)?shù)更多，而位數(shù)不變的存儲器。 例：由10248的 RAM擴(kuò)展為40968的RAM。 共需四片10248的 RAM芯片。 10248的 RAM有10根地址輸入線A9A0。 40968的RAM有12根地址輸入線A11A0。選用2線-4線譯碼器，將輸入接高位地址A11、A10，輸出分別控制四片RAM的片選端。 圖8

8、-11 RAM字?jǐn)U展 由10248的 RAM擴(kuò)展為40968的RAM (3) 字位擴(kuò)展 例：將10244的RAM擴(kuò)展為20488 RAM。 位擴(kuò)展需2片芯片，字?jǐn)U展需2片芯片，共需4片芯片。字?jǐn)U展只增加一條地址輸入線A10，可用一反相器便能實(shí)現(xiàn)對兩片RAM片選端的控制。 字?jǐn)U展是對存儲器輸入端口的擴(kuò)展， 位擴(kuò)展是對存儲器輸出端口的擴(kuò)展。 圖8-12 RAM的字位擴(kuò)展 將10244的RAM擴(kuò)展為20488 RAM三、 只讀存儲器（ROM） 1. 固定ROM 只讀存儲器所存儲的內(nèi)容一般是固定不變的，正常工作時(shí)只能讀數(shù)，不能寫入，并且在斷電后不丟失其中存儲的內(nèi)容，故稱為只讀存儲器。ROM組成：地址譯

9、碼器存儲矩陣輸出電路ROM結(jié)構(gòu)方框圖 地址譯碼器有n個(gè)輸入端，有2n個(gè)輸出信息，每個(gè)輸出信息對應(yīng)一個(gè)信息單元，而每個(gè)單元存放一個(gè)字，共有2n個(gè)字（W0、W1、W2n-1稱為字線）。 每個(gè)字有m位，每位對應(yīng)從D0、D1、Dm-1輸出（稱為位線）。 存儲器的容量是2nm(字線位線)。 ROM中的存儲體可以由二極管、三極管和MOS管來實(shí)現(xiàn)。二極管ROM字的讀出方法 在對應(yīng)的存儲單元內(nèi)存入的是1還是0，是由接入或不接入相應(yīng)的二極管來決定的。 存儲存儲矩陣矩陣44 ROM陣列圖 有存儲有存儲單元單元地址譯地址譯碼器碼器二極管ROM在編程前，存儲矩陣中的全部存儲單元的熔絲都是連通的，即每個(gè)單元存儲的都是1

10、。 用戶可根據(jù)需要，借助一定的編程工具，將某些存儲單元上的熔絲用大電流燒斷，該單元存儲的內(nèi)容就變?yōu)?，此過程稱為編程。 熔絲燒斷后不能再接上，故PROM只能進(jìn)行一次編程。 PROM的可編程存儲單元 最早出現(xiàn)的是用紫外線照射擦除的EPROM。 浮置柵MOS管（簡稱FAMOS管）的柵極被SiO2絕緣層隔離，呈浮置狀態(tài)，故稱浮置柵。 當(dāng)浮置柵帶負(fù)電荷時(shí)， FAMOS管處于導(dǎo)通狀態(tài)，源極漏極可看成短路，所存信息是0。 若浮置柵上不帶有電荷，則FAMOS管截止，源極漏極間可視為開路，所存信息是1。 浮置柵EPROM(a) 浮置柵MOS管的結(jié)構(gòu) (b) EPROM存儲單元帶負(fù)電-導(dǎo)通-存0不帶電-截止-存

11、1浮置柵EPROM出廠時(shí)，所有存儲單元的FAMOS管浮置柵都不帶電荷，F(xiàn)AMOS管處于截止?fàn)顟B(tài)。 寫入信息時(shí)，在對應(yīng)單元的漏極與襯底之間加足夠高的反向電壓，使漏極與襯底之間的PN結(jié)產(chǎn)生擊穿，雪崩擊穿產(chǎn)生的高能電子堆積在浮置柵上，使FAMOS管導(dǎo)通。當(dāng)去掉外加反向電壓后，由于浮置柵上的電子沒有放電回路能長期保存下來，在的環(huán)境溫度下，以上的電荷能保存年以上。如果用紫外線照射FAMOS管分鐘，浮置柵上積累的電子形成光電流而泄放，使導(dǎo)電溝道消失，F(xiàn)AMOS管又恢復(fù)為截止?fàn)顟B(tài)。為便于擦除，芯片的封裝外殼裝有透明的石英蓋板。四、 存儲器的應(yīng)用 1EPROM的應(yīng)用 程序存儲器、碼制轉(zhuǎn)換、字符發(fā)生器、波形發(fā)生

12、器等。 例：八種波形發(fā)生器電路。 將一個(gè)周期的三角波等分為256份，取得每一點(diǎn)的函數(shù)值并按八位二進(jìn)制進(jìn)行編碼，產(chǎn)生256字節(jié)的數(shù)據(jù)。用同樣的方法還可得到鋸齒波、正弦波、階梯波等不同的八種波形的數(shù)據(jù)，并將這八組數(shù)據(jù)共2048個(gè)字節(jié)寫入2716當(dāng)中。圖8-13 八種波形發(fā)生器電路圖 波形選擇開關(guān) 256進(jìn)制計(jì)數(shù)器 存八種波形的數(shù)據(jù) 經(jīng)8位DAC轉(zhuǎn)換成模擬電壓。S3 S2 S1波 形A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A00 0 0正弦波000H0FFH0 0 1鋸齒波100H1FFH0 1 0三角波200H2FFH1 1 1階梯波700H7FFH八種波形及存儲器地址空間分

13、配情況 S1、S2和S3：波形選擇開關(guān)。兩個(gè)16進(jìn)制計(jì)數(shù)器在CP脈沖的作用下，從00HFFH不斷作周期性的計(jì)數(shù)，則相應(yīng)波形的編碼數(shù)據(jù)便依次出現(xiàn)在數(shù)據(jù)線D0D7上，經(jīng)D/A轉(zhuǎn)換后便可在輸出端得到相應(yīng)波形的模擬電壓輸出波形。 圖8-14 三角波細(xì)分圖 下面以三角波為例說明其實(shí)現(xiàn)方法。 三角波如圖8-148-14所示，在圖中取256256個(gè)值來代表波形的變化情況。在水平方向的257257個(gè)點(diǎn)順序取值，按照二進(jìn)制送入EPROM2716EPROM2716（2K2K8 8位）的地址端A A0 0A A7 7，地址譯碼器的輸出為256256個(gè)（最末一位既是此周期的結(jié)束，又是下一周期的開始）。由于271627

14、16是8 8位的，所以要將垂直方向的取值轉(zhuǎn)換成8 8位二進(jìn)制數(shù)。三角波存儲表 將這255255個(gè)二進(jìn)制數(shù)通過用戶編程的方法，寫入對應(yīng)的存儲單元，如表8-38-3所示。將27162716的高三位地址A A1010A A9 9A A8 8取為0 0，則該三角波占用的地址空間為000H000H0FFH0FFH，共256256個(gè)。 五、其它類型存儲器簡介1. EEPROM用電氣方法在線擦除和編程的只讀存儲器。 存儲單元采用浮柵隧道氧化層MOS管。寫入的數(shù)據(jù)在常溫下至少可以保存十年，擦除/寫入次數(shù)為萬次 10萬次。 2. 快閃存儲器Flash Memory 采用與EPROM中的疊柵MOS管相似的結(jié)構(gòu)，同

15、時(shí)保留了EEPROM用隧道效應(yīng)擦除的快捷特性。理論上屬于ROM型存儲器；功能上相當(dāng)于RAM。 單片容量已達(dá)64MB，并正在開發(fā)256MB的快閃存儲器?？芍貙懢幊痰拇螖?shù)已達(dá)100萬次。 由美國Dallas半導(dǎo)體公司推出，為封裝一體化的電池后備供電的靜態(tài)讀寫存儲器。 它以高容量長壽命鋰電池為后備電源，在低功耗的SRAM芯片上加上可靠的數(shù)據(jù)保護(hù)電路所構(gòu)成。 其性能和使用方法與SRAM一樣，在斷電情況下，所存儲的信息可保存10年。 其缺點(diǎn)主要是體積稍大，價(jià)格較高。 此外，還有一種nvSRAM，不需電池作后備電源，它的非易失性是由其內(nèi)部機(jī)理決定的。 已越來越多地取代EPROM，并廣泛應(yīng)用于通信設(shè)備、辦公

16、設(shè)備、醫(yī)療設(shè)備、工業(yè)控制等領(lǐng)域。 3. 非易失性靜態(tài)讀寫存儲器NVSRAM 串行存儲器是為適應(yīng)某些設(shè)備對元器件的低功耗和小型化的要求而設(shè)計(jì)的。 主要特點(diǎn)：所存儲的數(shù)據(jù)是按一定順序串行寫入和讀出的，故對每個(gè)存儲單元的訪問與它在存儲器中的位置有關(guān)。4. 串行存儲器 5.多端口存儲器MPRAM多端口存儲器是為適應(yīng)更復(fù)雜的信息處理需要而設(shè)計(jì)的一種在多處理機(jī)應(yīng)用系統(tǒng)中使用的存儲器。 特點(diǎn)：有多套獨(dú)立的地址機(jī)構(gòu)(即多個(gè)端口)，共享存儲單元的數(shù)據(jù)。 多端口RAM一般可分為雙端口SRAM、VRAM、FIFO、MPRAM等幾類。 常見存儲器規(guī)格型號 類型 容量SRAMEPROMEEPROMFLASHNVSRAM

17、雙口RAM2 K86116 27162816 DS1213B7132/71364 K8 2732 DS1213B 8 K86264 27642864 DS1213B 16 K8 27128 32 K862256 272562825628F256DS1213D 64 K8 275122851228F512 128 K8628128 270102801028F010DS1213D 256 K8628256 270202802028F020 512 K8628512 270402804028F040DS1650 1 M 86281000 270802808028F080 4.2 可編程邏輯器件可編程

18、邏輯器件（PLD, Programmable Logic Device）一、PLD的基本特點(diǎn)1. 數(shù)字集成電路從功能上有分為通用型、專用型兩大類2. PLD的特點(diǎn)：是一種按通用器件來生產(chǎn)，但邏輯功能是由用戶通過對器件編程來設(shè)定的數(shù)字系統(tǒng)二、PLD的發(fā)展和分類PROM是最早的PLDPAL 可編程邏輯陣列FPLA 現(xiàn)場可編程陣列邏輯GAL 通用陣列邏輯EPLD 可擦除的可編程邏輯器件FPGA 現(xiàn)場可編程門陣列ISP-PLD 在系統(tǒng)可編程的PLD三、三、LSI中用的邏輯圖符號中用的邏輯圖符號四、四、 現(xiàn)場可編程邏輯陣列現(xiàn)場可編程邏輯陣列 FPLA組合電路和時(shí)序電路結(jié)構(gòu)的通用形式A0An-1W0W(2

19、n-1)D0Dm五、五、 FPLA組合電路和時(shí)序電路結(jié)構(gòu)的通用形式可可編編程程的的“或或”陣陣列列可可編編程程的的“與與”陣陣列列 六、 PAL（Programmable Array Logic） PAL的基本電路結(jié)構(gòu)1、基本結(jié)構(gòu)形式可編程“與”陣列+固定“或”陣列+輸出電路最簡單的形式為：2、編程單元出廠時(shí)，所有的交叉點(diǎn)均有熔絲七、七、 PAL的輸出電路結(jié)構(gòu)和反饋形式的輸出電路結(jié)構(gòu)和反饋形式1. 專用輸出結(jié)構(gòu)用途：產(chǎn)生組合邏輯電路用途：產(chǎn)生組合邏輯電路2. 可編程輸入/輸出結(jié)構(gòu)用途：組合邏輯電路，用途：組合邏輯電路，有三態(tài)控制可實(shí)現(xiàn)總線連接有三態(tài)控制可實(shí)現(xiàn)總線連接可將輸出作輸入用可將輸出作輸

20、入用3. 寄存器輸出結(jié)構(gòu)寄存器輸出結(jié)構(gòu)用途：產(chǎn)生時(shí)序邏輯電路用途：產(chǎn)生時(shí)序邏輯電路4. 異或輸出結(jié)構(gòu)異或輸出結(jié)構(gòu)時(shí)序邏輯電路時(shí)序邏輯電路還可便于對還可便于對“與與- -或或”輸出求反輸出求反5. 運(yùn)算反饋結(jié)構(gòu)運(yùn)算反饋結(jié)構(gòu)時(shí)序邏輯電路時(shí)序邏輯電路可產(chǎn)生可產(chǎn)生A、B的十六種算術(shù)、邏輯運(yùn)算的十六種算術(shù)、邏輯運(yùn)算八、通用邏輯陣列八、通用邏輯陣列 GAL1 電路結(jié)構(gòu)形式可編程“與”陣列 + 固定“或”陣列 + 可編程輸出電路OLMC編程單元采用E2CMOS 可改寫GAL16V82 OLMC數(shù)據(jù)選擇器九、九、 GAL的輸入和輸出特性的輸入和輸出特性GAL是一種較為理想的高輸入阻抗器件十、十、 可擦除的可編程邏輯陣列可擦除的可編程邏輯陣列EPLD1、結(jié)構(gòu)特點(diǎn)相當(dāng)于“與-或”陣列（PAL） + OLMC2、采用EPROM工藝 集成度提高 十一、十一、 現(xiàn)場可編程門陣列現(xiàn)場可編程門陣列FPGA1、基本結(jié)構(gòu)1. IOB2. CLB3. 互連資源4. SRAM2. IOB可以設(shè)置為輸入可以設(shè)置為輸入/ /輸出；輸出；輸入時(shí)可設(shè)置為：同步（經(jīng)觸發(fā)器）輸入時(shí)可設(shè)置為：同步（經(jīng)觸發(fā)器） 異步（不經(jīng)觸發(fā)器）異步（不經(jīng)觸發(fā)器）2. CLB本身包含了