Lecture1Why systemC

1、系統(tǒng)級設(shè)計描述語言SystemC徐寧儀徐寧儀xuny smth版權(quán)所有版權(quán)所有 2004第一部分 為什么用SystemC做片上系統(tǒng)設(shè)計？教材：陳曦 徐寧儀SystemC片上系統(tǒng)設(shè)計,科學(xué)出版社,2003本課件大部分內(nèi)容參考此書，僅作為大學(xué)教學(xué)之用, 請勿用于商業(yè)課程主要內(nèi)容p共講4次，爭取講清楚Why&How, 重點是概念p 內(nèi)容包括：n為什么用為什么用SystemC做片上系統(tǒng)設(shè)計？做片上系統(tǒng)設(shè)計？nSystemC基本語法*nSystemC行為建?；A(chǔ)*nSystemC交易級建模與通信細(xì)化*nSystemC 方法庫pMaster/Slave庫p驗證庫第一部分為什么用SystemC做片上系統(tǒng)設(shè)計

2、？內(nèi)容p概念- IP核,片上系統(tǒng), p片上系統(tǒng)設(shè)計面臨的挑戰(zhàn)p設(shè)計描述語言的發(fā)展，設(shè)計描述語言的分層pSytemC介紹n內(nèi)容n優(yōu)點n實踐n工具n最新進(jìn)展IP核pIP（Intellectual Property）就是常說的知識產(chǎn)權(quán)。p美國Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為用于ASIC、ASSP、PLD等當(dāng)中，并且是預(yù)先設(shè)計好的電路功能模塊。p軟IP (Soft Core) 用計算機高級語言的形式描述功能塊的行為，但是并不涉及用什么電路和電路元件實現(xiàn)這些行為。軟IP增大了IP的靈活性和適應(yīng)性。p固IP (Firm Core) 是完成了綜合的功能塊，有較大的設(shè)計深度，以網(wǎng)表的形式提交

3、客戶使用。p硬IP (Hard Core) 提供設(shè)計的最終階段產(chǎn)品：掩膜。pEg.nCPUnMPEG-2, MPEG-4, MP3nPCI, USB, IC cardnRAM, FIFO, PLL什么是片上系統(tǒng)(System-on-a-chip)pSoC的主要特征n實現(xiàn)復(fù)雜系統(tǒng)功能的VLSIn采用深亞微米工藝技術(shù)n使用一個以上嵌入式CPU/數(shù)字信號處理器（DSP）n外部可以對芯片進(jìn)行編程n主要采用第三方IP進(jìn)行設(shè)計pSoC的主要價值所在縮短產(chǎn)品的上市周期n定義: SoC是在一個芯片上由于廣泛使用預(yù)定制模塊IP(Intellectual Property)而得以快速開發(fā)的集成電路。p方法學(xué)角度n

4、SoC是一套極大規(guī)模集成電路的設(shè)計方法學(xué)，包括IP核可復(fù)用設(shè)計/測試方法及接口規(guī)范、系統(tǒng)芯片互聯(lián)集成設(shè)計方法學(xué)、系統(tǒng)芯片驗證和測試方法學(xué)等。*Ref: Rochit Rajsuman, System-on-a-chip: Design and Test 實例實例1 數(shù)字電視廣播接收系統(tǒng)主芯片*Ref: 實例2-手持移動終端*Ref: Arie, Bernstein, DAC2004 片上系統(tǒng)設(shè)計的挑戰(zhàn)p集成電路技術(shù)包括設(shè)計、制造、封裝、測試。p瓶頸在于設(shè)計。pSoC復(fù)雜度在提高p時鐘頻率,多處理器,多級緩存,復(fù)雜的DMA,協(xié)處理器,深度流水線p約需要300mm (man month)p軟件復(fù)雜

5、度在提高p代碼長度在提高, 多處理, 高密度的通道.p約需要400mm (man month) (比硅設(shè)計需要更多的人力)pSoC要求迅速表達(dá)概念，探索各種結(jié)構(gòu)，功能以優(yōu)化設(shè)計片上系統(tǒng)設(shè)計的挑戰(zhàn) 體系結(jié)構(gòu)探索1片上系統(tǒng)設(shè)計的挑戰(zhàn) 體系結(jié)構(gòu)探索2*Ref: Pierre, Paulin, DAC2004 加速SoC設(shè)計的方法pIP核的復(fù)用p高層次綜合p發(fā)展新的設(shè)計方法學(xué)n新的設(shè)計方法學(xué)依賴于新的設(shè)計語言和設(shè)計工具片上系統(tǒng)對設(shè)計/描述語言的要求p高仿真速度和建模效率p時序和行為可以分開建模p支持軟件和硬件建模p支持基于平臺的設(shè)計p支持從系統(tǒng)級到門級的無縫過渡p支持系統(tǒng)級調(diào)試和系統(tǒng)性能分析等VHDL

6、和Verilog HDL無法滿足要求設(shè)計描述語言的發(fā)展n擴展VHDL與Verilog HDL,比如Superlog、SystemVerilogn擴展C/C+,比如SpecC,SystemCp兩種重要語言nSystemC,支持完整的系統(tǒng)設(shè)計與驗證,=C+ HDLnSystemVerilog,支持驗證和寄存器傳輸級設(shè)計的最好語言,=擴展的Verilog+Verap兩個發(fā)展方向SystemC 提出p1999.9 美國加州Saint Jose的嵌入式系統(tǒng)會議pSystemC開放標(biāo)準(zhǔn). p由OSCI (Open SystemC Initiative )組織推動S

7、ystemC介紹 語言架構(gòu)pSystemC本質(zhì)上是在C+的基礎(chǔ)上添加的硬件擴展庫和仿真核SystemC 描述層次pSystemC不僅僅是一種新的硬件描述語言，而是一種系統(tǒng)描述語言SystemC 描述層次DaisyMentorValidVerilogVHDLGateLevelRTLLevelSystemLevel1980s1990s2000sSystemC 描述層次SystemC 描述層次p寄存器傳輸級(RTL)n硬件實現(xiàn)層, 關(guān)注信號/比特,時鐘周期精確。如組合邏輯，觸發(fā)器，計數(shù)器，狀態(tài)機等nVHDL和Verilog的主要描述層次p時鐘周期精確級n保留時鐘周期精確的行為，去掉底層實現(xiàn)細(xì)節(jié)。主要

8、描述交易（transaction）。交易描述的是數(shù)據(jù)的傳輸本身（源，目的，數(shù)據(jù)，長度），而不描述如何實現(xiàn)具體的握手協(xié)議。n具有基于時鐘的執(zhí)行語法，能夠直接映射到寄存器級傳輸?shù)男盘?。n仿真速度約為10-100KHz，可用于系統(tǒng)驗證.SystemC 描述層次p帶時間信息的編程級(PVT= Programmer View + Timing)n對編程級描述加入時間信息。n單個數(shù)據(jù)或者數(shù)據(jù)塊作為一個傳輸。n時間信息被建模為“完成任務(wù)所需時間”，而不是“完成任務(wù)的每個時鐘周期的行為”。n數(shù)據(jù)的通信在時鐘精確級建模，以對系統(tǒng)體系結(jié)構(gòu)對性能的影響進(jìn)行建模。n仿真速度為1 5 MHz，可以用來進(jìn)行系統(tǒng)性能評估和

9、設(shè)計空間探索。p編程級(Programmer View)n精確到比特的系統(tǒng)描述，可以為軟件編程人員所用。n點對點的通信，不考慮具體總線的架構(gòu)。n仿真速度為10 - 100MHz:足夠用于系統(tǒng)的評估和軟件開發(fā)p算法級n系統(tǒng)的功能性表示,與特定的體系結(jié)構(gòu)無關(guān). n描述語言取決于應(yīng)用的領(lǐng)域pMatlab: 通信信號處理,圖像處理, 控制pUML:軟件工程pSDL:通信協(xié)議SystemC 描述層次p高層:n優(yōu)化更有效率p底層n面向?qū)崿F(xiàn)pSystemC的描述層次適于進(jìn)行體系結(jié)構(gòu)的探索SystemC介紹 建模能力嵌入式軟件嵌入式軟件系統(tǒng)設(shè)計系統(tǒng)設(shè)計驗證驗證寄存器傳輸級寄存器傳輸級BestBestGoodG

10、oodOKOKNOBestGoodBestBestOK+NONONOSystemCNOC/C+SystemVerilogVHDLVerilog可可選選流流程程1 1SytemC介紹 設(shè)計流程傳統(tǒng)的設(shè)計流程C/C+System Level ModelResultsAnalysisSimulationVHDL/VerilogSynthesisRest of Process手工轉(zhuǎn)換手工轉(zhuǎn)換RefineSytemC介紹 設(shè)計流程有了SystemC的設(shè)計流程SimulationSystemCRefinementRest of ProcessSynthesisSystemC介紹 設(shè)計流程典型System-

11、on-Chip設(shè)計流程需要多個設(shè)計周期系統(tǒng)設(shè)計沒有標(biāo)準(zhǔn)化需要建立硬件平臺，軟件設(shè)計開始比較慢各個設(shè)計接口處容易出現(xiàn)問題SystemC介紹 設(shè)計流程SystemC帶來的新的解決方案p（1）在RTL設(shè)計之前，創(chuàng)建可執(zhí)行的Golden Architecture。n使用“虛擬系統(tǒng)原型”進(jìn)行早期的系統(tǒng)結(jié)構(gòu)探索和軟件開發(fā)。n使用系統(tǒng)級測試平臺進(jìn)行RTL的模塊級驗證p（2）通過IP重用和原型測試將Golden Architecture轉(zhuǎn)化成Golden RTLSystemC介紹 設(shè)計流程新的設(shè)計流程使用可執(zhí)行的系統(tǒng)設(shè)計規(guī)范，能夠在系統(tǒng)結(jié)構(gòu)模型上運行軟件，從而具有軟硬件并行設(shè)計的能力，減少了得到Golden

12、RTL的時間。兩種流程的關(guān)鍵區(qū)別p原有流程：系統(tǒng)結(jié)構(gòu)收斂和RTL收斂都在RTL模型上完成。p新流程：系統(tǒng)結(jié)構(gòu)收斂在Transaction Level完成，RTL收斂在RTL模型上完成。Transaction Level vs. RTLp交易級建模n系統(tǒng)模型中兩個組件的一次數(shù)據(jù)交換.n在片內(nèi)總線架構(gòu)之上，主要對各功能模塊之間的并行通信進(jìn)行建模。不考慮具體總線握手時序,資源占用等情況.p優(yōu)點n更高級別的抽象能力n更快的模擬速度（比RTL級建模快100倍以上）p語言：nRTL：Verilog HDL, VHDL, SystemCnTL: SystemC，SDLSystemC介紹 仿真基于System

13、C的指令集仿真ARM CoreSimulatorBus-cycle transactionsBus-cycle pin transactionsARM Core BusinterfaceRDISystemC SimulationDebuggerPeripheralModelsSystemC讓軟硬件協(xié)同讓軟硬件協(xié)同設(shè)計和驗證更容易設(shè)計和驗證更容易SystemC與第三方工具/語言的結(jié)合pSystemC+UML為什么SystemC+UMLpUML是可視化的設(shè)計規(guī)范語言，包括類的關(guān)系圖、協(xié)作圖、狀態(tài)轉(zhuǎn)移圖等pUML廣泛使用于軟件和嵌入系統(tǒng)設(shè)計中，軟件工程師普遍掌握pSystemC本質(zhì)上是C+，可以用U

14、ML來規(guī)范pUML+SystemC在業(yè)界已經(jīng)開始使用p目前的問題是不能進(jìn)行UMLSystemC的雙向轉(zhuǎn)換，UML2.0將會支持p所以SystemC+UML=最好的設(shè)計規(guī)范語言最好的系統(tǒng)設(shè)計語言為什么SystemC+MATLAB?pMATLAB有良好的用戶界面，強大的計算功能和多元的可視化函數(shù) 。pMATLAB為廣大工程師所掌握，利用它可以迅速構(gòu)建算法模型。pMATLAB提供了C接口，與SystemC很容易結(jié)合。p利用MATLAB來驗證SystemC算法模塊，分析浮點算法與定點實現(xiàn)之間的性能損失。p所以MATLAB+SystemC=一種優(yōu)良的算法（定點/浮點）性能分析途徑關(guān)于SystemC的幾個

15、關(guān)鍵澄清pSystemC 的主要目的是實現(xiàn)用單一語言完成設(shè)計規(guī)范、系統(tǒng)體系結(jié)構(gòu)分析、驗證平臺和行為模型。p傳統(tǒng)硬件描述語言的C接口不支持硬件設(shè)計中的并發(fā)性、層次性和互連。p現(xiàn)在的很多設(shè)計都從算法開始，SystemC比C/C+更適合對算法的描述和分析。p用SystemC的行為模型描述的算法模塊比RTL模塊快10100倍。pSystemC的更大價值在于其提供高層次設(shè)計流程。行為級綜合工具經(jīng)過多年的發(fā)展?jié)u漸成熟，SystemC和行為綜合工具結(jié)合的設(shè)計方法將會大大提高設(shè)計和驗證效率. SystemC特別為行為綜合設(shè)計的語法將使它成為非常適合行為級綜合的設(shè)計語言。SystemC介紹小結(jié)p開放的標(biāo)準(zhǔn)和組織

16、p語言架構(gòu):一個C/C+類庫和仿真內(nèi)核，用來描述和仿真HW/SW/System。是C語言的超集。p描述層次: 系統(tǒng)級描述語言p設(shè)計流程: 軟硬件協(xié)同設(shè)計p擴展能力: 易于與第三方語言工具結(jié)合SystemC in Real WorldSystemC，真的行么？(2003年)p我們的經(jīng)驗：深圳清華大學(xué)研究院EDA實驗室已經(jīng)用SystemC設(shè)計了數(shù)字音頻芯片并且流片了!p別人的經(jīng)驗：阿爾卡特用SystemC設(shè)計的無線局域網(wǎng)802.11 MAC+基帶芯片！p大唐飛利浦去年招聘懂Cocentric System Studio+SystemC 的工程師呢！p今年東方通信在水木上招聘懂SystemC的兼職！

17、SystemC in 2004p41st Design Automation Conference nSystemC Here and Now“ technical symposiumn“System-Level Design: Six Success Stories in Search of an Industry” pPierre Paulin, STMicroelectronicspArie Bernstein, Intel Corp.pReinaldo A. Bergamaschi, IBM Corp.pRamesh Chandra, QUALCOMM pRaj Pawate, Tex

18、as InstrumentspMohamed Ben-Romdhane, Conexant國外大學(xué)SystemC的教學(xué)情況大學(xué)名稱大學(xué)名稱教授姓名教授姓名課程名稱課程名稱斯坦福大學(xué)斯坦福大學(xué)Giovanni De MicheliComputer-aided design of VLSI systemsIndian Insitute of TechnologyPreeti Ranjan PandaHigh-level Design and ModelingUniversity of Turku（土爾庫土爾庫芬蘭西南部港市芬蘭西南部港市）Seppo Virtanen Johan LiliusHAR

19、DWARE/SOFTWARE CODESIGNCase Western Reserve University(美國美國)Chris Papachristou Embedded System DesignUniversity of California Los Angeles（美國）美國）Ingrid VerbauwhedeVLSI Architectures and Design Methods等課程等課程 臺灣、德國、日本等臺灣、德國、日本等SystemC的設(shè)計工具pAccurateC -SystemC語法和設(shè)計規(guī)則檢查 pA|RT Builder - SystemC到HDL的轉(zhuǎn)換pMaxS

20、im-SOC建模和驗證工具pNC-SystemC-仿真器pCynthesizer/SystemC Compiler- SystemC綜合器pSynopsys和和XILINX聯(lián)合開發(fā)聯(lián)合開發(fā)Virtex II FPGA的系的系統(tǒng)設(shè)計工具，本質(zhì)上等于統(tǒng)設(shè)計工具，本質(zhì)上等于CCSS+FPGA Compiler II+現(xiàn)有現(xiàn)有FPGA 布局布線工具布局布線工具 pVisual Elite/SPW4.8/Cocentric System Studio/C-Bridge SystemC開發(fā)工具已經(jīng)覆蓋系統(tǒng)設(shè)計到開發(fā)工具已經(jīng)覆蓋系統(tǒng)設(shè)計到RTL設(shè)設(shè)計計、綜合到、綜合到驗證的全部集成電路設(shè)計前端！驗證的全部集成電路設(shè)計前端！總之p實踐已經(jīng)證明了SystemC的好處,成為事實標(biāo)準(zhǔn)。pSystemC已經(jīng)被提交到IEEE,即將成為真正的標(biāo)準(zhǔn)。pSystemC設(shè)計工具廣泛存在。pSystemC是未來集成電路設(shè)計和電子系統(tǒng)設(shè)計工程師必備語言之一pSystemC是復(fù)雜片上系統(tǒng)設(shè)計的最佳語言參考資料p陳曦 徐寧儀SystemC片上系統(tǒng)設(shè)計,科學(xué)出版社，2003.10（本課程教材）pOSCI. SystemC User Guid