計算機組成原理期末重點章節(jié)知識點整理

1、計算機組成原理第一章 計算機系統(tǒng)概論（清楚一個概念）計算機的性能指標：吞吐量：表征一臺計算機在某個時間間隔內(nèi)能夠處理的信息量。響應(yīng)時間：表征從輸入有效到系統(tǒng)產(chǎn)生響應(yīng)之間的時間度量，用時間單位來度量。利用率：在給定的時間間隔內(nèi)系統(tǒng)被實際使用的時間所占的比率，用百分比表示。處理機字長：指處理機運算器中一次能夠完成二進制數(shù)運算的位數(shù)。總線寬度：一般指CPU中運算器與存儲器之間進行互連的內(nèi)部總線二進制位數(shù)。存儲器容量：存儲器中所有存儲單元的總數(shù)目，通常KB,MB,GB,TB來表示。存儲器帶寬：單位時間內(nèi)存儲器讀出的二進制數(shù)信息量，一般用字節(jié)數(shù)/秒表示。主頻/時鐘周期：CPU的工作節(jié)拍受主時鐘控制，主時

2、鐘不斷產(chǎn)生固定頻率的時鐘，主時鐘的頻率叫CPU的主頻。度量單位MHZ（兆赫茲）、GHZ（吉赫茲）主頻的倒數(shù)稱為CPU時鐘周期（T),T=1/f，度量單位us，nsCPU執(zhí)行時間：表示CPU執(zhí)行一般程序所占的CPU時間，公式：CPU執(zhí)行時間=CPU時鐘周期數(shù)xCPU時鐘周期CPI：表示每條指令周期數(shù)，即執(zhí)行一條指令所需的平均時鐘周期數(shù)。公式：CPI=執(zhí)行某段程序所需的CPU時鐘周期數(shù)/程序包含的指令條數(shù)MIPS：表示平均每秒執(zhí)行多少百萬條定點指令數(shù)，公式：MIPS=指令數(shù)/（程序執(zhí)行時間x106）第二章 運算方法和運算器原碼定義：（1）整數(shù) （范圍（-（2n-1） 2n-1)（2）小數(shù) (范圍-

3、（2-n-1 1-2-n)反碼定義：（3）整數(shù) （范圍（-（2n-1） 2n-1)（4）小數(shù) (范圍-（2-n-1 1-2-n)補碼定義：（5）整數(shù) （范圍（-（2n ） 2n-1)（6）小數(shù) (范圍（-1 1-2-n)移碼表示法（用于大小比較與對階操作）IEEE754標準格式：符號位（1位） + 階碼（移碼） + 尾數(shù)正溢：兩個正數(shù)相加，結(jié)果大于機器字長所能表示的最大正數(shù)負溢：兩個負數(shù)相加，結(jié)果小于機器字長所能表示的最小負數(shù)檢測方法：1、雙符號位法 2、單符號位法不帶符號陣列乘法器：同行間并行 不同行間串行浮點加減運算操作過程大體分四步：1、0操作數(shù)檢查 2、比較階碼大小完成對階3、尾數(shù)進行

4、加減運算 4、結(jié)果規(guī)格化所進行舍入處理流水線原理:時間并行性線性流水線的加速比：C=T/T=nk/k+（n-1）第三章 存儲系統(tǒng)程序局部性原理：在某一段時間內(nèi)頻繁訪問某一局部的存儲器地址空間，而對此范圍以外的地址空間則很少訪問的現(xiàn)象。程序局部性的兩方面？（1）時間局部性：最近被訪問的信息和可能還要被訪問（2）空間局部性：最近被訪問的信息鄰近地址的信息也可能被訪問。存儲器分層：利用不同容量，成本，功耗和速度的多種存儲器構(gòu)成有機結(jié)合的多級存儲系統(tǒng)存儲器層次結(jié)構(gòu)的優(yōu)點？存儲器的價格相對較高，而且在整機成本中占有較大的比例，因而從性能價格比的角度不能通過簡單配置更大容量的存儲器滿足用戶的需求。為此，必

5、須使用某種策略解決成本和性能之間的矛盾。常規(guī)內(nèi)存器在CPU之間增加了速度更高但容量更小的半導(dǎo)體高速緩存器，即cache，cache使得CPU與主存速度匹配起來。外存儲器主要解決存儲容量問題。多級存儲器系統(tǒng)的出發(fā)點是提高存儲系統(tǒng)的性能/價格比任何一個SRAM，都有三部分打交道，地址線，數(shù)據(jù)線，控制線，求存儲器容量當(dāng)單個存儲器芯片的容量不能滿足系統(tǒng)要求時，需要多存儲器芯片組成起來，組成更大容量的存儲器，所需芯片數(shù)為：d=設(shè)計要求的存儲器容量/已知芯片存儲器容量位拓展：讓多片給定芯片并行工作。字拓展：讓多片給定芯片分時工作。例題3.1 例題3.2CPU與主存速度匹配解決方法：1、芯片技術(shù) 2、結(jié)構(gòu)技

6、術(shù)（讓CPU在一個周期中訪問多個存儲器） 3、系統(tǒng)結(jié)構(gòu)技術(shù)（增加多個cache，采用虛擬存儲器）雙端口存儲器指同一個存儲器具有兩組相互獨立的讀寫控制電路。多模塊交叉存儲器：一個由若干模塊組成的主存儲器是線性編址的。地址安排？1、順序方式：模塊+字 2、交叉方式：字+模塊順序方式和交叉方式的優(yōu)缺？順序方式通過增添模塊來擴充存儲器容量，但是其各模塊一個接一個串行工作，因此存儲器的帶寬受到了限制。對于連續(xù)字的成塊傳送，交叉方式的存儲器可以實現(xiàn)多模塊流水式并行存取，大大提高存儲器的帶寬。CPU與cache之間的數(shù)據(jù)交換是以字為單位，而cache與主存之間數(shù)據(jù)交換以塊為單位，CPU與主存之間數(shù)據(jù)交換以字

7、為單位。從CPU來看，增加cache的目的，就是在性能上使主存的平均讀出時間盡可能接近cache的讀出時間。在一個程序執(zhí)行期間，設(shè)Nc表示cache完成存取的總次數(shù)，Nm表示主存完成存取的總次數(shù)，h定義為命中率。則有若tc表示命中時的cache訪問時間，tm表示未命中時的主存訪問時間，1-h表示未命中率，則cache/主存系統(tǒng)的平均訪問時間ta為ta=htc+(1-h)tmr=tm/tc表示主存與cache的訪問時間之比，e表示訪問效率，e=tc/ta例3.4主存與cache的地址映射方式有全相聯(lián)方式，直接方式和組相聯(lián)方式全相聯(lián)：塊號+字地址（使用比較器）直接：區(qū)號（標記）+區(qū)內(nèi)塊號（cach

8、e行號）+字地址I=j mod m m為cache中的總行數(shù)組相聯(lián)：區(qū)號+區(qū)內(nèi)塊+字地址m = u x v (u組，每組v行）組號 q=j mod u例題3.5 3.6 3.7第四章 指令系統(tǒng)機器指令是用機器字來表示的。表示一條指令的機器字，就稱為指令字指令格式，是指指令字用二進制代碼表示的結(jié)構(gòu)形式，通常由操作碼字段和地址碼字段組成。操作碼字段表征指令的操作特性與功能（機器字長），而地址碼字段通常指定參與操作的操作數(shù)的地址（存儲器容量）。在二地址指令中，從操作數(shù)的物理位置來說，分為存儲器存儲器型指令（SS)，寄存器寄存器指令（RR），寄存器-存儲器指令（RS）例題4.2 例題4.3基本尋址方式

9、：1.隱含尋址2.立即尋址3.直接尋址4.間接尋址5.寄存器尋址6.寄存器間接尋址7.偏移尋址8.相對尋址9.基址尋址10.變址尋址11.段尋址例題4.5第五章中央處理器CPU基本功能1、指令控制2、操作控制3、時間控制4、數(shù)據(jù)加工運算器和控制器是組成CPU的兩大核心部件。CPU的基本組成：控制器：由程序計數(shù)器、指令寄存器、指令譯碼器、時序產(chǎn)生器和操作控制器組成。運算器：由算術(shù)邏輯運算單元（ALU)、通用寄存器，數(shù)據(jù)緩沖寄存器（DR）和程序狀態(tài)字寄存器（狀態(tài)條件寄存器，PSWR)組成，它是數(shù)據(jù)加工處理部件。寄存器：數(shù)據(jù)緩沖寄存器（DR）用來暫時存放ALU的運算結(jié)果。指令寄存器（IR）用來保存當(dāng)

10、前正在執(zhí)行的一條指令。程序計數(shù)器（PC）確定下一條指令的地址。數(shù)據(jù)地址寄存器（AR）用來保存當(dāng)前CPU所訪問的數(shù)據(jù)寄存器單元的地址。通用寄存器：當(dāng)算術(shù)邏輯單元（ALU）執(zhí)行算術(shù)或者邏輯運算時，為ALU提供一個工作區(qū)。程序狀態(tài)寄存器（PSWR）保存由算術(shù)運算和邏輯運算指令運算或測試結(jié)果建立的各種條件代碼。指令周期是取出一條指令并執(zhí)行這條指令的時間。指令周期常常用若干個CPU周期數(shù)來表示，CPU周期又稱為機器周期。一個CPU周期的判斷：建立一個數(shù)據(jù)通路或者進行因此取指MOV指令為兩個CPU周期，取指一個CPU周期，執(zhí)行一個CPU周期。RS型指令LAD指令為三個CPU周期，取指一個CPU周期，執(zhí)行兩

11、個CPU周期，RR型指令，因為其建立了2次數(shù)據(jù)通路。ADD指令為兩個CPU周期。RR型指令。STO指令為三個CPU周期，RS型指令。JMP指令為兩個CPU周期?！咀ⅰ咳魏螘r候DBUS上只能有一個數(shù)據(jù)。例題5.1和圖5.16微程序控制的基本思想，就是仿照通常的解題程序的方法，把操作控制信號編成所謂的微指令，存放到一個只讀存儲器里。當(dāng)機器運行時，一條又一條地讀出這些微指令，從而產(chǎn)生全機所需要的各種操作控制信號，使得響應(yīng)部件執(zhí)行所規(guī)定的操作。微命令：控制部件通過控制線向執(zhí)行部件發(fā)出各種控制命令微操作：執(zhí)行部件接受微命令后所進行的操作控制部件與執(zhí)行部件之間的另外一種聯(lián)系是反饋信息。由于數(shù)據(jù)通路的結(jié)構(gòu)關(guān)

12、系，微操作可分為相容性和相斥性兩種。相容性的微操作：是指在同時或同一個CPU周期內(nèi)可以并行的微操作。相斥性的微操作：是指不能在同時或不能在同一個CPU周期內(nèi)并行執(zhí)行的微操作。在機器的一個CPU周期中，一組實現(xiàn)一定操作功能的微命令的組合，構(gòu)成一條微指令。一個CPU周期等于一個微指令。微指令的周期等于一個CPU周期一條機器指令的功能是用許多條微指令組成的序列來實現(xiàn)的，這個微指令序列通常稱為微程序。即微程序是由微指令組成的。一段微程序等于一條機器指令。微地址：存放微指令存儲器的單元地址。CPU周期與微指令周期關(guān)系微指令周期等于讀出微指令的時間加上執(zhí)行該條微指令的時間。為了保證整個機器控制信號的同步，

13、可以將一個微指令周期時間設(shè)計得恰好和CPU周期時間相等。機器指令與微指令關(guān)系：一條機器指令對應(yīng)一個微程序，這個微程序是由若干條微指令組成的。因此，一條機器指令的功能是由若干條微指令組成的序列來實現(xiàn)的。從指令與微指令，程序與微程序，地址與微地址的一一對應(yīng)關(guān)系來看，前者與內(nèi)存儲器有關(guān)，后者與控制存儲器有關(guān)。微命令編碼，就是對微指令中操作控制字段采用的表示方法。通常有以下三種方法。1）直接表示法，其特點是操作控制字段中的每一位代表一個微命令，優(yōu)點直觀，輸出直接用于控制。缺點是微指令字較長，因而控制存儲器容量較大。2）編碼表示法，編碼表示法是把一組相斥性的微命令信號組成一個小組，然后通過小組（字段）譯

14、碼器對每一個微命令信號進行譯碼，譯碼輸出作為操作控制信號。（需要區(qū)分開相斥微命令）3）混合表示法超標量流水，是指它具有兩條以上流水線。第六章總線系統(tǒng)連接到總線上的功能模塊有主動和被動兩種形態(tài)。主方可以啟動一個總線周期，從方只能響應(yīng)主方的請求。為了解決多個主設(shè)備同時競爭總線控制權(quán)的問題，必須具有總線仲裁部件，以某種方式選擇其中一個主設(shè)備作為總線的下一個主方。對多個主設(shè)備提出的占用總線請求，一般采用優(yōu)先級或者公平策略進行仲裁。按照總線仲裁電路的位置不同，仲裁方式分為集中式仲裁和分布式仲裁兩類。集中式仲裁中每個功能模塊有兩條線連到總線控制器；一條是送往仲裁器的總線請求信號BR，一條是仲裁器送出授權(quán)信

15、號線BG。鏈式查詢方式：在查詢鏈中離總線仲裁器最近的設(shè)備具有最高優(yōu)先級，離總線仲裁器越遠，優(yōu)先級越低。因此，鏈式查詢是通過接口優(yōu)先級排隊電路來實現(xiàn)的。優(yōu)點：只用幾根線就能按一定優(yōu)先次序來實現(xiàn)總線仲裁，并且這種鏈式結(jié)構(gòu)很容易擴充設(shè)備。缺點：其對詢問鏈電路故障很敏感。某個地方發(fā)生故障，整個受影響。計數(shù)器定時查詢方式：每一個設(shè)備接口都有一個設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計數(shù)值與請求總線的設(shè)備地址相一致時，該設(shè)備置“1”BS線，獲得總線使用權(quán)，此時中止計數(shù)查詢。其靈活性是以增加線數(shù)為代價的。獨立請求方式：當(dāng)設(shè)備要求使用總線時，便發(fā)出該設(shè)備的請求信號?？偩€仲裁器中有一個排隊電路，它根據(jù)一定的優(yōu)先次序決定

16、首先響應(yīng)哪個設(shè)備的請求，給設(shè)備以授權(quán)信號BG優(yōu)點：響應(yīng)時間快，對優(yōu)先次序的控制相對靈活。可以不響應(yīng)來自無效設(shè)備的請求。缺點：代價更高。分布式仲裁不需要集中的總線仲裁器，每一個潛在的1主方功能模塊都有自己的仲裁號和仲裁器。分布式仲裁是以優(yōu)先級仲裁策略為基礎(chǔ)的。總線的一次信息傳送過程，大致可分為五個階段：請求總線，總線仲裁，尋址（目的地址），信息傳送，狀態(tài)返回（或錯誤報告）。定時：指事件出現(xiàn)在總線上的時序關(guān)系。三種定時協(xié)議：1）同步總線定時協(xié)定：事件出現(xiàn)在總線上的時刻由總線時鐘信號來確定，所以總線中包含時鐘信號線。一次I/O傳送被稱為時鐘周期或總線周期。特點：1、主從設(shè)備固定內(nèi)定好的2、采用公共時

17、鐘，每一個功能模塊什么時候發(fā)送或者接收信息都由統(tǒng)一時鐘規(guī)定，因此，同步定時具有較高的傳輸頻率。3、默認對方正常，可靠性不高。4、對于任何兩個功能模塊的通信都給予相同的時間安排，其設(shè)計按照最慢的謀愛來設(shè)計，若相互存取時間相差較大時，會大大損失總線效率。2）異步總線定時協(xié)定：后一個事件出現(xiàn)在總線上的時刻取決于前一事件的出現(xiàn)時刻，即建立在應(yīng)答式或互鎖機制基礎(chǔ)上。在這種系統(tǒng)中，不需要統(tǒng)一的公共時鐘信號?？偩€周期的長度是可變的。優(yōu)點：總線周期長度可變，不把響應(yīng)時間強加到功能模塊上，因此允許快速和慢速的功能模塊都能連接到同一總線上。但這以增加總線的復(fù)雜性和成本為代價的。3）半同步總線定時協(xié)定：在同步總線定

18、時協(xié)定的基礎(chǔ)上稍加改動，擴展為半同步總線定時協(xié)定，增加了一條聯(lián)絡(luò)信號線（用于判斷是否需要增加時鐘周期）（高電平聯(lián)絡(luò)線有效）4）周期性分裂式總線定時協(xié)定：由于每個設(shè)備都要申請總線使用權(quán)，故讀數(shù)據(jù)的雙方都是總線主方。其協(xié)定解決了存儲器內(nèi)部準備數(shù)據(jù)操作時間導(dǎo)致的浪費問題。第七章外圍設(shè)備磁盤存儲器的技術(shù)指標存儲密度：道密度是沿磁盤半徑方向單位長度上的磁道數(shù)。位密度是磁道單位長度能夠記錄的二進制代碼位數(shù)。面密度是道密度和位密度的乘積。存儲容量：一個磁盤存儲器所能存儲的字節(jié)總數(shù)。平均尋址時間：其包括尋道時間和等待時間以及相關(guān)內(nèi)務(wù)的操作時間（其一般很短，可忽略）總的平均讀寫操作時間Ta可表示為Ts表示平均尋道時間，b表示傳送的字節(jié)數(shù)，N表示每磁道字節(jié)數(shù)，b/（rN）表示數(shù)據(jù)傳輸時間，r表示磁盤旋轉(zhuǎn)速率。速度傳輸率：磁盤存儲器在單位時間內(nèi)向主機傳送數(shù)據(jù)的字節(jié)數(shù)。磁盤內(nèi)部數(shù)據(jù)傳輸率Dr=rN例題7.1第八章輸入/輸出系統(tǒng)在計算機系統(tǒng)中，為了保證高速的主機和不同速度的外設(shè)之間的高效和可靠的交互，CPU必須通過I/O接口和外設(shè)連接。CPU的輸入/輸出操作實際上分為兩個傳輸階段，I/O接口與外設(shè)間的數(shù)據(jù)傳送，以及CPU與I/O接口之間的數(shù)據(jù)傳送。CPU管理外設(shè)的方式：1、無條件傳送方式：CPU不