數(shù)字電路與邏輯設計課件：第6章 集成DAC和ADC的原理與組成

1、各知識單元的分數(shù)分配第一章 數(shù)制與編碼 7%第二章 邏輯函數(shù)及其化簡 15%第三章 組合邏輯電路 20%第四章 時序電路分析 30%第五章 同步時序電路設計 15%第六章 集成數(shù)/模和模/數(shù)轉(zhuǎn)換器 5%第七章 可編程邏輯器件及其應用 8%第6章:集成DAC和ADC的原理與組成典型的數(shù)字控制系統(tǒng)框圖第6章:集成DAC和ADC的原理與組成6-1 集成數(shù)模轉(zhuǎn)換器（DAC）6-2 集成模數(shù)轉(zhuǎn)換器（ADC）6-3 應用舉例典型的數(shù)字控制系統(tǒng)框圖6-1 集成數(shù)模轉(zhuǎn)換器（DAC）DAC: 把輸入的數(shù)字量變換成與之成一定比例的模擬量。D：n位數(shù)字量K：比例常數(shù)VREF：參考電壓VLSB：最小輸出 電壓（D=1

2、時的輸出電壓）6-1 集成數(shù)模轉(zhuǎn)換器（DAC）6-1-1 常用D/A換器技術6-1-2 集成DAC的組成6-1-3 DAC的主要技術參數(shù)6-1-1 常用D/A轉(zhuǎn)換技術一、權電阻網(wǎng)絡DAC特點：電阻取值太多。二、T型電阻網(wǎng)絡DAC（1）二、T型電阻網(wǎng)絡DAC（1）二、T型電阻網(wǎng)絡DAC（1）電流相加型特點：流過開關的電流變化較大。T型電阻網(wǎng)絡DAC（2）電壓相加型特點：流過開關的電流變化較大。T型電阻網(wǎng)絡DAC優(yōu)點：電阻取值很少，只有兩種阻值（實際一種阻 值），集成制造時可以保證網(wǎng)絡的轉(zhuǎn)換精度。缺點：當輸入數(shù)字信號發(fā)生變化，使開關變換接通 方向時，流過開關的電流方向發(fā)生改變，容 易產(chǎn)生毛刺和影響

3、工作速度三、倒T型電阻網(wǎng)絡DAC特點：開關的接觸電阻影響轉(zhuǎn)換精度。四、電流激勵型DAC特點：用恒流源IREF,開關用差分放大器，速度高。6-1 集成數(shù)模轉(zhuǎn)換器（DAC）6-1-1 常用D/A換器技術6-1-2 集成DAC的組成6-1-3 DAC的主要技術參數(shù)6-1-2 集成DAC的組成1、僅集成電阻網(wǎng)絡和模擬開關。2、集成了電阻網(wǎng)絡、模擬開關、參考電源和輸出運算放大器。3、除上之外，還集成了外圍接口電路、帶輸入緩沖器或鎖存器、帶輸入數(shù)據(jù)分配器、帶輸入串并變換器、帶輸入FIFO 6-1 集成數(shù)模轉(zhuǎn)換器（DAC）6-1-1 常用D/A換器技術6-1-2 集成DAC的組成6-1-3 DAC的主要技術

4、參數(shù)6-1-3 DAC的主要技術指標（1）6-1-3 DAC的主要技術指標（1）二、轉(zhuǎn)換誤差失調(diào)誤差 增益誤差 非線性誤差 DAC的主要技術指標（2）三、建立時間 D/A轉(zhuǎn)換器輸入發(fā)生 階躍到 輸出穩(wěn)定在規(guī)定的誤差范圍內(nèi)的最大時間。低速：建立時間300s,工作速度3.3KHz中速：建立時間10300s,工作速度1003.3kHz高速：建立時間0.0110s,工作速度100MHz100kHz6-2 集成模數(shù)轉(zhuǎn)換器（ADC）ADC：把模擬信號轉(zhuǎn)換為一定格式的數(shù)字量。6-2 集成模數(shù)轉(zhuǎn)換器（ADC）6-2-1 A/D轉(zhuǎn)換的一般過程6-2-2 常用A/D轉(zhuǎn)換技術6-2-3 集成ADC的組成6-2-4

5、ADC的主要技術參數(shù)6-2-1 A/D轉(zhuǎn)換的一般過程一、采樣和保持采樣：將時間上連續(xù)變化的信號轉(zhuǎn)換為時間上離散的信號將時間上連續(xù)變化的模擬量轉(zhuǎn)換為一系列等間隔的脈沖；脈沖幅度取決于輸入模擬量的幅值周期性的采樣脈沖信號輸入的模擬信號采樣后的輸出信號6-2-1 A/D轉(zhuǎn)換的一般過程采樣定理：采樣脈沖頻率fs2fAmax （輸入信號最高頻率分量） 工程上： fs10fAmax只有在采樣脈沖作用期間（S(t)為高電平期間），采樣開關導通，輸入信號才能通過采樣開關；即每經(jīng)過一個采樣周期，對輸入信號采樣一次，在輸出端得到輸入信號的采樣值6-2-1 A/D轉(zhuǎn)換的一般過程一、采樣和保持保持：在兩次采樣之間，為

6、了使前一次采樣所得信號保持不變以便量化和編碼，需要將其保存起來，保存后的信號如圖所示 （需要加上保持電路）采樣和保持電路在采樣脈沖作用期間，采樣開關 T導通，輸入信號通過采樣開關 T給電容C充電；電壓值存儲在電容C上；采樣脈沖后，存儲在電容C上的 電壓基本保持不變；直到下一個采樣脈沖到來，采樣 開關再接通，C上電壓再重新充 電，跟上模擬信號的變化二、量化和編碼經(jīng)采樣保持所得電壓信號在幅度上仍然有無窮個取值可能，還是模擬量量化和編碼： 從模擬量變換成數(shù)字量的過程二、量化和編碼量化：把取樣電平歸化到最接近的離散電平上。將采樣保持電路的輸出電壓幅度進行離散化的處理，離散后的電平稱為量化電平四舍五入

7、去零求整二、量化和編碼編碼：用二進制碼表示離散電平。四舍五入 去零求整量化誤差：6-2 集成模數(shù)轉(zhuǎn)換器（ADC）6-2-1 A/D轉(zhuǎn)換的一般過程6-2-2 常用A/D轉(zhuǎn)換技術6-2-3 集成ADC的組成6-2-4 ADC的主要技術參數(shù)6-2-2 常用A/D轉(zhuǎn)換技術一、并行型A/D轉(zhuǎn)換器二、串/并型A/D轉(zhuǎn)換器三、逐次比較型A/D轉(zhuǎn)換器四、雙積分型A/D轉(zhuǎn)換器五、 -型A/D轉(zhuǎn)換器一、并行型A/D轉(zhuǎn)換器由電阻分壓器、電壓比較器、數(shù)據(jù)寄存器、編碼器等組成并行型A/D轉(zhuǎn)換器并行A/D轉(zhuǎn)換器轉(zhuǎn)換速度快，只要一個CP周期即可完成轉(zhuǎn)換采用一組數(shù)據(jù)寄存器，無需采樣保持電路輸出位數(shù)增加時，所需電壓比較器、數(shù)據(jù)

8、寄存器的數(shù)目以幾何級數(shù)增加，器件量太大適用于轉(zhuǎn)換速度高、分辨率相對較低的場合6-2-2 常用A/D轉(zhuǎn)換技術一、并行型A/D轉(zhuǎn)換器二、串/并型A/D轉(zhuǎn)換器三、逐次比較型A/D轉(zhuǎn)換器四、雙積分型A/D轉(zhuǎn)換器五、-型A/D轉(zhuǎn)換器二、串-并行ADCADC(I)為一個5位并行ADC，與輸入信號比較并編碼后，得到高5位編碼將編碼后的輸出送到5位的DAC復原為模擬信號，通過減法器與輸入信號相減二、串-并行ADC將該電壓送到8位并行ADC(II),經(jīng)轉(zhuǎn)換得低8位編碼，低8位中的最高位加入到高5位中；最后組合成12位數(shù)字信號，作為A/D轉(zhuǎn)換的結果OV為溢出標志二、串-并行ADC比并行ADC所需比較器少得多；信號

9、需兩次比較完成，兩次比較是串聯(lián)的轉(zhuǎn)換時間比并行ADC長，轉(zhuǎn)換精度低于并行ADC6-2-2 常用A/D轉(zhuǎn)換技術一、并行型A/D轉(zhuǎn)換器二、串/并型A/D轉(zhuǎn)換器三、逐次比較型A/D轉(zhuǎn)換器四、雙積分型A/D轉(zhuǎn)換器五、-型A/D轉(zhuǎn)換器三、逐次比較型A/D轉(zhuǎn)換器由電壓比較器、控制電路、DAC、數(shù)碼設定器、輸出數(shù)碼寄存器組成將輸入模擬量VA同DAC輸出電壓VF做若干次比較，使設定的數(shù)字量逐次逼近輸入模擬量三、逐次比較型A/D轉(zhuǎn)換器將輸入模擬量VA同DAC輸出電壓VF做若干次比較，使設定的數(shù)字量逐次逼近輸入模擬量：加碼：數(shù)碼設定器保留最高位的1去碼：把最高位的1改為0直至最低位確定（在下一個CP脈沖到來時把數(shù)

10、碼送到輸出數(shù)碼寄存器）12位二進制A/D轉(zhuǎn)換電壓2865（量化單位）的比較過程三、逐次比較型A/D轉(zhuǎn)換器特點：轉(zhuǎn)換速度中速（幾十K到幾百KHz）， 精度較高 成本較低。 逐次比較型ADC的VF波形圖（VA=2865量化單位）4位十進制A/D轉(zhuǎn)換電壓3495的比較過程6-2-2 常用A/D轉(zhuǎn)換技術一、并行型A/D轉(zhuǎn)換器二、串/并型A/D轉(zhuǎn)換器三、逐次比較型A/D轉(zhuǎn)換器四、雙積分型A/D轉(zhuǎn)換器五、-型A/D轉(zhuǎn)換器四、雙積分型A/D轉(zhuǎn)換器（間接轉(zhuǎn)化ADC）雙積分ADC的原理是先把被轉(zhuǎn)換電壓VA變換成與VA成正比的時間間隔t，然后用頻率恒定的計數(shù)脈沖在時間間隔t內(nèi)進行計數(shù)，最后由計數(shù)值N得到與VA成正

11、比的數(shù)字量。 四、雙積分型A/D轉(zhuǎn)換器（間接轉(zhuǎn)化ADC）積分器的輸出電壓V0和輸入電壓Vi的關系如下： 四、雙積分型A/D轉(zhuǎn)換器（間接轉(zhuǎn)化ADC）1、開始時，計數(shù)器為零，電容C上電壓為零。2、第一階段：S1接通，S2斷開，積分器對VA積分，G為高，門開，計數(shù)器計數(shù)，直到計滿，計數(shù)器重新回零。四、雙積分型A/D轉(zhuǎn)換器3、第二階段：S2接通，S1斷開，積分器對-VREF積分，G為高，門開，計數(shù)器計數(shù)，直到G低，門關，計數(shù)器停止計數(shù)。例8-2-1 設雙積分ADC中計數(shù)器是十進制的，其最大容量N1=(2000)10，時鐘頻率fCP=10kHz，VREF=-6V，求： 完成一次轉(zhuǎn)換的最長時間； 當計數(shù)器

12、輸出的計數(shù)值為N2=(369)10時，對應的輸入電壓VA的值。當ADC第一次和第二次積分時，計數(shù)器都計到最大值時，所需時間最長，因此，最長轉(zhuǎn)換時間為：當計數(shù)值為N2=(369)10時1、抗干擾能力強。2、電路結構簡單。3、編碼方便。4、轉(zhuǎn)換速度低。雙積分型A/D轉(zhuǎn)換器的特點6-2-2 常用A/D轉(zhuǎn)換技術一、并行型A/D轉(zhuǎn)換器二、串/并型A/D轉(zhuǎn)換器三、逐次比較型A/D轉(zhuǎn)換器四、雙積分型A/D轉(zhuǎn)換器五、-型A/D轉(zhuǎn)換器五、-型A/D轉(zhuǎn)換器-型ADC是一種新型的、高精度、高分辨率的ADC，這種ADC主要應用于音頻信號處理和低頻模擬量的采集 .6-2 集成模數(shù)轉(zhuǎn)換器（ADC）6-2-1 A/D轉(zhuǎn)換的一般過程6-2-2 常用A/D轉(zhuǎn)換技術6-2-3 集成ADC的組成6-2-4 ADC的主要技術參數(shù)6-2-3 集成ADC的組成1、僅集成量化編碼器電路。2、集成了S-H（集成采樣保持器件）電 路和量化編碼器電路。3、除上之外，還集成了外圍接口電路。、帶有各種輸出接口、帶有多路輸入通道選擇、帶有內(nèi)部存儲器、帶有輸出分配電路、帶有微處理器的可編程ADC 6-2 集成模數(shù)轉(zhuǎn)換器（AD