計(jì)算機(jī)結(jié)構(gòu)教學(xué)課件中央處理機(jī)

1、第六章 中央處理機(jī)西安理工大學(xué)自動(dòng)化與信息工程學(xué)院電子工程系聯(lián)系方式：Address：教6-8276Call：82312729主講： 王冬芳本章主要內(nèi)容：6.1 CPU的功能和組成6.2 指令周期6.3 控制單元設(shè)計(jì)6.4 流水線技術(shù)6.1 CPU的功能和組成 6.1.1 CPU的功能指令控制（程序的順序控制） 操作控制（一條指令有若干操作信號(hào)實(shí)現(xiàn)） 數(shù)據(jù)加工（算術(shù)運(yùn)算和邏輯運(yùn)算）時(shí)間控制（指令各個(gè)操作實(shí)施時(shí)間的定時(shí)）6.1.2 CPU的基本組成 由三部分組成：控制器、運(yùn)算器和Cache控制器：組成：程序計(jì)數(shù)器指令寄存器指令譯碼器時(shí)序產(chǎn)生器操作控制器功能：完成協(xié)調(diào)和指揮整個(gè)計(jì)算機(jī)系統(tǒng)的操作從指

2、令cache中取出一條指令，并指出下條指令位置。對(duì)指令進(jìn)行譯碼或測(cè)試，并產(chǎn)生相應(yīng)的操作控制信號(hào)。指揮并控制CPU、數(shù)據(jù)cache和IO之間數(shù)據(jù)流動(dòng)方向。運(yùn)算器：數(shù)據(jù)加工處理部件組成：算術(shù)邏輯單元通用寄存器數(shù)據(jù)緩沖器狀態(tài)條件寄存器功能：接受控制器的命令，并執(zhí)行：所有的算術(shù)運(yùn)算；所有的邏輯運(yùn)算，并進(jìn)行邏輯測(cè)試。6.1.3 CPU中的主要寄存器各類CPU至少包含：通用寄存器(R0R3)數(shù)據(jù)緩沖寄存器(DR) 中轉(zhuǎn)站 補(bǔ)償速度差別 狀態(tài)字寄存器(PSW)數(shù)據(jù)地址寄存器(AR)程序計(jì)數(shù)器(PC)指令寄存器(IR) 功能：當(dāng)ALU執(zhí)行運(yùn)算時(shí)，為ALU提供一個(gè)可存放源操作數(shù)或結(jié)果的寄存器。還可用作地址指示器

3、、變（基）址寄存器、堆棧指示器等目前CPU中的通用寄存器數(shù)達(dá)64個(gè)，甚至更多；需編址。（1）通用寄存器堆CPU模型：該模型包含4個(gè)通用寄存器通用寄存器堆寄存器堆由許多寄存器組成讀寫這些寄存器時(shí)需要通過(guò)寄存器號(hào)進(jìn)行寄存器堆讀寄存器號(hào)1讀寄存器號(hào)2寫寄存器號(hào)寫數(shù)據(jù)讀數(shù)據(jù)1讀數(shù)據(jù)2讀寫信號(hào)ALU讀寄存器堆寄存器0寄存器1。寄存器n-2寄存器n-1MUXMUX寄存器號(hào)1寄存器號(hào)2數(shù)據(jù)1數(shù)據(jù)2寫寄存器堆寄存器0寄存器1。寄存器n-2寄存器n-1譯碼器寫寄存器號(hào)數(shù)據(jù)DCDCDCDCDC作用：作為ALU運(yùn)算結(jié)果和通用寄存器之間信息傳送中時(shí)間上的緩沖。補(bǔ)償CPU和內(nèi)存、IO之間操作速度上的差別；實(shí)際是一個(gè)數(shù)據(jù)

4、中轉(zhuǎn)站。（2）數(shù)據(jù)緩沖器CPU模型：該模型包含1個(gè)數(shù)據(jù)緩存寄存器作用：保持由ALU運(yùn)算得到的各種條件代碼。保存中斷和系統(tǒng)工作狀態(tài)等信息；使CPU和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)。（3）狀態(tài)字寄存器CPU模型：由各種狀態(tài)條件組成的寄存器作用：保存當(dāng)前CPU所數(shù)據(jù)cache單元的地址信息。原因：在對(duì)cache存儲(chǔ)器陣列進(jìn)行讀寫時(shí)，需先地址譯碼，并保持直到讀寫完成。（4）數(shù)據(jù)地址寄存器CPU模型：由一個(gè)普通結(jié)構(gòu)的寄存器構(gòu)成作用：保存當(dāng)前CPU正在執(zhí)行的指令的指存單元地址信息。程序開始時(shí)：將程序的第一條指令所在的指存單元地址送入PC；程序執(zhí)行時(shí)：通過(guò)自加1，得到并保持下一條指令的地址；程序轉(zhuǎn)移時(shí)：從指令寄

5、存器地址碼部分得到下一條指令的地址。（5）程序計(jì)數(shù)器PCCPU模型：由一個(gè)自加1計(jì)數(shù)器構(gòu)成作用：保存當(dāng)前CPU執(zhí)行的指令。組成：操作碼和地址碼寄存器。執(zhí)行過(guò)程：先從指存中讀出一條指令，再傳送至指令寄存器。然后使用指令譯碼器進(jìn)行譯碼，最后向OC發(fā)出具體操作的控制信號(hào)。（6）指令寄存器CPU模型：由一個(gè)普通結(jié)構(gòu)的寄存器構(gòu)成CPU模型：6.1.4 數(shù)據(jù)通路定義：CPU內(nèi)各寄存器之間傳送信息的通路數(shù)據(jù)通路由操作寄存器控制：信息從哪個(gè)寄存器開始，中間經(jīng)過(guò)哪個(gè)寄存器或三態(tài)門，最后傳送到哪個(gè)寄存器各寄存器之間的連接是采用總線結(jié)構(gòu)6.1.5 時(shí)鐘控制原理時(shí)鐘信號(hào)由晶振產(chǎn)生時(shí)鐘控制原理時(shí)鐘邊緣作為觸發(fā)信號(hào)優(yōu)點(diǎn)：

6、易于描述，應(yīng)用簡(jiǎn)單寄存器傳輸邏輯（RTL）：邏輯功能描述tholdtctsetuptclktclk組合邏輯DQDQ時(shí)鐘周期必須有一定的長(zhǎng)度6.2 指令周期6.2.1 指令周期的基本概念6.2.2 MOV指令的指令周期6.2.3 LAD指令的指令周期6.2.4 ADD指令的指令周期6.2.5 STO指令的指令周期6.2.6 JMP指令的指令周期6.2.1 指令周期的基本概念 指令周期：指取指令、分析指令到執(zhí)行完該指令所需的全部時(shí)間。 CPU周期 通常又稱機(jī)器周期通常把一條指令周期劃分為若干個(gè)機(jī)器周期，每個(gè)機(jī)器周期完成一個(gè)基本操作。 主存速度比CPU速度慢，所以，一般以主存的存取周期為基礎(chǔ)來(lái)規(guī)定C

7、PU周期。不同的指令，可能包含不同數(shù)目的機(jī)器周期。 6.2.2 程序執(zhí)行過(guò)程舉例指令存儲(chǔ)器八進(jìn)制地址指令助記符說(shuō)明1001、指令執(zhí)行前(R0)=00,(R1)=10,(R2)=20,(R3)=30101MOV R0,R12、傳送指令MOV執(zhí)行(R1) R0102LAD R1,63、取數(shù)指令LAD從數(shù)存6號(hào)單元取數(shù)（100） R1103ADD R2,R14、加法指令A(yù)DD執(zhí)行(R1)+(R2) R2,結(jié)果為（R2）=120104STO R2,(R3)5、存數(shù)指令STO用(R3)間接尋址， (R2)=120寫入數(shù)存30單元105JMP 1016、轉(zhuǎn)移指令JMP改變程序執(zhí)行順序到101號(hào)單元106A

8、ND R1,R37、邏輯乘AND指令執(zhí)行（R1） （R3）R3數(shù)據(jù)存儲(chǔ)器八進(jìn)制地址八進(jìn)制數(shù)據(jù)說(shuō)明5706100執(zhí)行LAD指令后，數(shù)存6號(hào)單元的數(shù)據(jù)100仍保存在其中7663040（120）執(zhí)行STO指令后，數(shù)存30號(hào)單元的數(shù)據(jù)由40變?yōu)?20程序存儲(chǔ)示意：1、MOV指令的指令周期 取指周期 過(guò)程：從指存取出指令對(duì)PC計(jì)數(shù)器加1，以便為取下一條指令做好準(zhǔn)備對(duì)指令操作碼進(jìn)行譯碼或測(cè)試，以便確定進(jìn)行什么操作101MOV R0,R12、傳送指令MOV執(zhí)行(R1) R0（1）取指周期過(guò)程演示：各指令的取指周期工作過(guò)程相似MOV指令的取指周期說(shuō)明： 假定程序已經(jīng)裝入指存中，此階段CPU動(dòng)作：PC中裝入第一

9、條指令地址101；PC的內(nèi)容被放到指令地址總線ABUS（I）上，對(duì)指存進(jìn)行譯碼，并啟動(dòng)讀命令；從101號(hào)地址讀出的MOV指令通過(guò)指令總線IBUS裝入指令寄存器（IR）PC內(nèi)容加1，變成102，為取下一條指令做好準(zhǔn)備；指令寄存器中的操作碼（OP）被譯碼；CPU識(shí)別出是MOV指令，至此，取指周期結(jié)束（2） MOV指令的執(zhí)行周期演示：取指周期結(jié)束后，CPU進(jìn)入執(zhí)行(R1) R0階段：MOV指令的執(zhí)行周期說(shuō)明：在MOV指令的執(zhí)行周期，CPU動(dòng)作如下：操作控制器OC送出控制信號(hào)到通用寄存器，選擇R1（10）做源寄存器，選擇R0作目標(biāo)寄存器；OC送出控制信號(hào)到ALU，指定ALU做傳送操作；OC送出控制信號(hào)

10、，打開ALU輸出三態(tài)門，將ALU輸出到數(shù)據(jù)總線DBUS上；OC送出控制信號(hào)，將DBUS上的數(shù)據(jù)送入到數(shù)據(jù)緩沖寄存器DR（10）；OC送出控制信號(hào)，將DR中的數(shù)據(jù)10送入到目標(biāo)寄存器R0，R0的內(nèi)容由00變?yōu)?0，指令執(zhí)行完畢。2、 LAD指令的指令周期 其中取指周期同MOV相同，在此不在贅述102LAD R1,63、取數(shù)指令LAD從數(shù)存6號(hào)單元取數(shù)（100） R1 LAD指令是RS型指令，在指令執(zhí)行周期要訪問(wèn)一次數(shù)存，因此需要2個(gè)CPU周期。LAD指令的執(zhí)行過(guò)程演示：3、ADD指令的指令周期 ADD指令是RR型指令,所以執(zhí)行周期只需要一個(gè)CPU周期。103ADD R1,R24、加法指令A(yù)DD執(zhí)

11、行(R1)+(R2) R2,結(jié)果為（R2）=120ADD指令執(zhí)行過(guò)程演示：4、STO指令的指令周期 104STO R2,(R3)5、存數(shù)指令STO用(R3)間接尋址， (R2)=120寫入數(shù)存30單元STO是RS型指令由于需要訪問(wèn)數(shù)存，執(zhí)行周期需要2個(gè)CPU周期STO指令的執(zhí)行過(guò)程演示：5、JMP指令的指令周期105JMP 1016、轉(zhuǎn)移指令JMP改變程序執(zhí)行順序到101號(hào)單元JMP是無(wú)條件轉(zhuǎn)移指令，用來(lái)改變程序的執(zhí)行順序執(zhí)行周期需要1個(gè)CPU周期JMP指令執(zhí)行過(guò)程演示：方框圖語(yǔ)言表示指令周期例1 雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路畫出“ADD R2，R0”和“SUB R1，R3”的指令周期流程圖,P1

12、496.3 操作控制器設(shè)計(jì)為整個(gè)系統(tǒng)提供控制信號(hào)，是系統(tǒng)指揮中心 。根據(jù)設(shè)計(jì)方法不同，可分為時(shí)序邏輯型和存儲(chǔ)邏輯型：硬布線控制器：有限狀態(tài)機(jī)實(shí)現(xiàn)微程序控制器：用微指令組成微程序硬布線控制器設(shè)計(jì)舉例：MOV指令執(zhí)行過(guò)程分為5步，每一步可以設(shè)為一個(gè)狀態(tài)。6.3.1有限狀態(tài)機(jī)（FSM）時(shí)序電路結(jié)構(gòu)框圖時(shí)序系統(tǒng)的狀態(tài)存放在寄存器中，它們的操作不僅依賴于輸入信號(hào)，還與寄存器中的數(shù)據(jù)、系統(tǒng)的初始狀態(tài)有關(guān)。一般用有限狀態(tài)機(jī)描述。 狀態(tài)集：中間過(guò)程中可能出現(xiàn)的狀態(tài)量；下一個(gè)狀態(tài)函數(shù)：通過(guò)給定輸入值和當(dāng)前狀態(tài)量來(lái)確定后續(xù)狀態(tài)。輸出函數(shù)：根據(jù)當(dāng)前狀態(tài)量和輸入量產(chǎn)生一組輸出有限狀態(tài)機(jī)原理：有一組輸入和輸出集組成的時(shí)

13、序邏輯函數(shù)，下一狀態(tài)和輸出都由當(dāng)前狀態(tài)和輸入決定。 有限狀態(tài)機(jī)實(shí)現(xiàn)：組合邏輯電路狀態(tài)寄存器輸入輸出下一狀態(tài)組合邏輯的輸入、出輸入：當(dāng)前狀態(tài)和所有可能決定后繼狀態(tài)的輸入信號(hào)；輸出：下一狀態(tài)號(hào)和在當(dāng)前狀態(tài)中應(yīng)該激活的控制信號(hào)?？刂菩盘?hào)：由產(chǎn)生這一信號(hào)的所有條件生成，生成方法采用布爾代數(shù)表達(dá)描述的輸出函數(shù)產(chǎn)生。狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖簡(jiǎn)單指令控制器設(shè)計(jì)舉例：完成十進(jìn)制加法指令：用BCD碼完成十進(jìn)制加法運(yùn)算。1、取指2、執(zhí)行（1）a+b=c（2） c=c+6（3） 溢出 ?（4）c=c-6+ 0 0 1 1 1 0 0 0 1 0 1 110Rn1Rn2WnWDMUX+6控制單元WsOsALUD1D2寄

14、存器堆DxAoAc 9Bd電路單元說(shuō)明：ALU具有加、減、傳送、比較4種功能，2位編碼寄存器堆由4個(gè)寄存器組成，其數(shù)據(jù)輸入有4個(gè)數(shù)據(jù)源，需要2位輸入數(shù)據(jù)選擇器： 常數(shù)6、9、Bd（bus_data)、Ao（ALU_out)；運(yùn)算器ALU的溢出信號(hào)反饋給控制單元；Rn1Rn2WnWdMUX+6控制單元WsOsALUD1D2寄存器堆DxAoAc 9Bd控制單元信號(hào)說(shuō)明：Dx：2位輸入選擇Rn1：讀寄存器號(hào)1Rn2：讀寄存器號(hào)2Wn：寫寄存器號(hào)Wd：寫數(shù)據(jù)Ws：讀寫控制信號(hào)Os：ALU結(jié)果溢出信號(hào)用有限狀態(tài)機(jī)實(shí)現(xiàn)狀態(tài)轉(zhuǎn)換：a+bc+6c-6取指譯碼12340Os=0Os=1BCD加法指令狀態(tài)機(jī)所以，

15、下一狀態(tài)的產(chǎn)生基于計(jì)數(shù)器。狀態(tài)轉(zhuǎn)換為：1-2-3-4-0+1mux判斷reg狀態(tài)選擇0Osstate狀態(tài)轉(zhuǎn)換模塊Nstate控制信號(hào)產(chǎn)生電路狀態(tài)：a+b；假設(shè)a在0號(hào)寄存器，b在1號(hào)寄存器；結(jié)果c存取2號(hào)寄存器；c+6；將6存在3號(hào)寄存器，6與c相加輸出結(jié)果到0號(hào)寄存器；如果溢出，說(shuō)明和值大于9；結(jié)果正確；返回系統(tǒng)；如果沒(méi)有溢出，說(shuō)明和值小于9，需將加的6減去，所以跳轉(zhuǎn)到下一狀態(tài)；c-6；ALU執(zhí)行減法運(yùn)算；返回系統(tǒng)取下條指令；a+bc+6c-6取指譯碼12340Os=0Os=1BCD加法指令狀態(tài)機(jī)取指BCD加法BCD減法0總狀態(tài)機(jī)1狀態(tài)轉(zhuǎn)換表和各狀態(tài)的控制信號(hào)控制信號(hào)狀態(tài)0(取指)狀態(tài)1(譯

16、碼)狀態(tài)2(a+b)狀態(tài)3（c+6）狀態(tài)4（c-6）DxXXXX1101XXRn1XX00001000Rn2XX01011110Wn1XXXX100001WsX01（寫）11AcXXXX00（加）00（加）01 (減)Nextstate狀態(tài)1狀態(tài)2狀態(tài)3Os=0Os=1狀態(tài)0*狀態(tài)4狀態(tài)0控制信號(hào)設(shè)計(jì)方法布爾代數(shù)：控制信號(hào)狀態(tài)0狀態(tài)1(譯碼)狀態(tài)2(a+b)狀態(tài)3（c+6）狀態(tài)4（c-6）AcXX10(傳送)00（加）00（加）01 (減)X0001XXXAc00100 01 10 11Ac0=S2X1000XXXAc10100 01 10 11Ac1=S1S0其他信號(hào)也可采用類似方式生成虛構(gòu)

17、信號(hào)用硬件描述語(yǔ)言verilog實(shí)現(xiàn)：/狀態(tài)轉(zhuǎn)換：always(posedge clk)Case(state) 010:begin state=011; end 011: if(Os) state=000; else state=100; endcase/控制信號(hào)：always(state)Case(state) 010:begin Dx=Dx; Rn1=00; Rn2=01; Ac=00; Wn1=00; Ws=1; endendcase注：只用來(lái)體現(xiàn)核心設(shè)計(jì)思想狀態(tài)時(shí)序轉(zhuǎn)換圖：012340staeXX1333Rn2組合邏輯時(shí)序邏輯a+b結(jié)果寫入目標(biāo)寄存器c-6Wsc+6cCLK計(jì)算過(guò)程組合

18、邏輯DQDQ完6.3.2微程序設(shè)計(jì)技術(shù)基本思想：把機(jī)器指令的每一步控制操作編成一條微指令每條機(jī)器指令對(duì)應(yīng)一段微程序。當(dāng)執(zhí)行機(jī)器指令時(shí)，只要從控制存儲(chǔ)器中順序取出這些微指令，即可按所要求的次序產(chǎn)生相應(yīng)的操作控制信號(hào)。微程序存儲(chǔ)器（控制存儲(chǔ)器）：存放計(jì)算機(jī)指令系統(tǒng)所對(duì)應(yīng)的所有微程序的一個(gè)專門存儲(chǔ)器；機(jī)器指令和微指令的關(guān)系 AP al,bl ;BCD加法XXXXXXXX0XX0101XXXX111XX02XX00011010003XX10110110004XX01110010110機(jī)器指令微程序存儲(chǔ)器微程序入口和結(jié)束地址微指令I(lǐng)BM大型機(jī)匯編指令基本概念：微命令：控制部件通過(guò)控制線向執(zhí)行部件發(fā)出的控

19、制命令；微操作：執(zhí)行部件接受微命令后所進(jìn)行的操作；微指令：可以同時(shí)執(zhí)行的一組微命令組成一條微指令，完成一個(gè)基本運(yùn)算或傳送功能。微程序：完成指定任務(wù)的微指令序列稱為微程序。一條機(jī)器指令其功能可由一段微程序解釋完成。微命令、微指令舉例BCD加法指令實(shí)現(xiàn)電路示例Rn1Rn2WnWdMUX+6控制單元WsOsALUD1D2寄存器堆DxAoAc 9Bd狀態(tài)轉(zhuǎn)換表和各狀態(tài)的控制信號(hào)控制信號(hào)狀態(tài)0(取指)狀態(tài)1(譯碼)狀態(tài)2(a+b)狀態(tài)3（c+6）狀態(tài)4（c-6）DxXXXX1101XXRn1XX00001000Rn2XX01011110Wn1XXXX100001WsX01（寫）11AcXXXX00（加）

20、00（加）01 (減)Nextstate狀態(tài)1狀態(tài)2狀態(tài)3Os=0Os=1狀態(tài)0*狀態(tài)4狀態(tài)0微程序?qū)崿F(xiàn)方式：控制信號(hào)地址 0地址1(譯碼)地址2(a+b)地址3（c+6）地址4（c-6）DxXX01XX01XXRn1XXXX001001Rn2XXXX011111Wn1XX11100100Ws001（寫）11AcXXXX00（加）00（加）01 (減)Nextstate地址1地址2地址3Os=0Os=1地址0地址4地址0微程序微指令微命令微程序存儲(chǔ)器：地址號(hào)控制信號(hào)狀態(tài)測(cè)試下一個(gè)地址DxRn1Rn2WnWsAcOsNAddr0XXXXXXXX0XX01101XXXX111XX022XX0001

21、101000330110110110010411XXXX10111055XX01110010100微指令微程序跳轉(zhuǎn)微程序控制器組成原理微地址微指令集執(zhí)行部件轉(zhuǎn)移條件起始地址機(jī)器指令到微指令的訪問(wèn)過(guò)程：下個(gè)地址操作碼譯碼用軟件方法來(lái)設(shè)計(jì)硬件的技術(shù)微指令編碼微命令編碼：直接表示法：控制操作字段中的每一位代表一個(gè)微命令。簡(jiǎn)單直觀，但指令字較長(zhǎng)。編碼表示法：將一組互斥的微命令編碼成一個(gè)小組，然后通過(guò)小組（字段）譯碼器對(duì)每一個(gè)微命令進(jìn)行譯碼，譯碼輸出作為操作控制信號(hào)?；旌暇幋a法微地址的形成方法計(jì)數(shù)器法： 同程序計(jì)數(shù)器產(chǎn)生機(jī)器指令地址的方法相同。微地址產(chǎn)生機(jī)構(gòu)簡(jiǎn)單，但微指令序列需順序執(zhí)行和存放。多路轉(zhuǎn)移法

22、：一條微指令具有多個(gè)轉(zhuǎn)移分支的能力。不產(chǎn)生分支：順序執(zhí)行產(chǎn)生分支：選擇執(zhí)行微指令格式：分為兩類：水平型微指令和垂直型微指令 1）水平型微指令 水平型微指令是指一次能定義并能并行執(zhí)行多個(gè)微命令的微指令。 2）垂直型微指令：采用編碼方式。 設(shè)置微操作控制字段時(shí)，一次只能執(zhí)行一到二個(gè)微命令的微指令稱為垂直型微指令。指令短，程序長(zhǎng)水平型和垂直型微指令的比較執(zhí)行效率：水平型微指令并行執(zhí)行操作能力強(qiáng)，效率高，靈活性強(qiáng)。執(zhí)行時(shí)間：水平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長(zhǎng)。微程序長(zhǎng)度：由水平型微指令解釋的微程序，微指令字長(zhǎng)而微程序短，而垂直型微指令是采用較長(zhǎng)的微程序去換取較短的微指令結(jié)構(gòu)易記性

23、：垂直型微指令與指令相似，比較容易掌握。垂直型微指令在奔騰4和安騰機(jī)中得到應(yīng)用微程序控制總結(jié)：是設(shè)計(jì)復(fù)雜控制單元的一種技術(shù)它使用非常簡(jiǎn)單的硬件機(jī)構(gòu)，然后編程實(shí)現(xiàn)更復(fù)雜的指令集。當(dāng)前，微程序設(shè)計(jì)用來(lái)實(shí)現(xiàn)復(fù)雜指令集的某些部分。舉例：Pentium和其他特殊用途處理器6.4 CPU并行技術(shù)6.4.1 并行處理技術(shù)6.4.2 流水CPU的結(jié)構(gòu)6.4.1 并行技術(shù)定義：只要在同一時(shí)刻（同時(shí)性）或在同一時(shí)間間隔內(nèi)（并發(fā)性）完成兩種或兩種以上性質(zhì)相同或不同的工作，他們?cè)跁r(shí)間上相互重疊，都體現(xiàn)了并行性 ；三種形式 時(shí)間并行（重疊）：讓多個(gè)處理過(guò)程在時(shí)間上相互錯(cuò)開，輪流使用同一套硬件設(shè)備的各個(gè)部件，以加快硬件周

24、轉(zhuǎn)而贏得速度，實(shí)現(xiàn)方式就是采用流水處理部件 空間并行（資源重復(fù)）：并行電路，以數(shù)量取勝 時(shí)間+空間并行 ：如 Pentium中采用了超標(biāo)量流水線技術(shù) 6.4 .2 流水線CPU結(jié)構(gòu)流水計(jì)算機(jī)的系統(tǒng)組成原理指令流水線對(duì)指令周期進(jìn)行任務(wù)分解。一個(gè)指令流水線過(guò)程段流水線CPU時(shí)空?qǐng)D IF（Instruction Fetch取指） ID（Instruction Decode指令譯碼） EX（Execution執(zhí)行）WB（Write Back）時(shí)序舉例：取指譯碼執(zhí)行寫回電路結(jié)構(gòu)舉例：寄存器取指譯碼執(zhí)行寫回流水CPU的時(shí)空?qǐng)D： 非流水計(jì)算機(jī)流水計(jì)算機(jī)標(biāo)量流水計(jì)算機(jī)：一條指令流水線超標(biāo)量流水計(jì)算機(jī)：2條以上的指令流水線；流水線中的主要問(wèn)題資源相關(guān)：多條指令進(jìn)入流水線后在同一時(shí)鐘周期內(nèi)爭(zhēng)用同一功能部件。解