沈航電路講義第十四章 時(shí)序邏輯電路

1、沈航電路講義第十四章 時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)14.1 概述 時(shí)序邏輯電路的特點(diǎn) 時(shí)序電路邏輯功能的表示方法 時(shí)序邏輯電路的分類14.1.1 時(shí)序邏輯電路的結(jié)構(gòu)aisi CI CO 1D C1bici-1ciQQCLK 串行加法器電路 執(zhí)行ai、bi和ci-1三個(gè)數(shù)的相加運(yùn)算；存儲(chǔ)每次相加后的進(jìn)位結(jié)果。全加器：由觸發(fā)器構(gòu)成的存儲(chǔ)電路：通常包含組合電路和存儲(chǔ)電路兩部分，存儲(chǔ)電路必不可少；存儲(chǔ)電路的輸出狀態(tài)必須反饋到組合電路的輸入端，與輸入信號(hào)一起共同決定組合邏輯電路的輸出。14.1.1 時(shí)序邏輯電路的結(jié)構(gòu)14.1.2 時(shí)序邏輯電路的特點(diǎn) 時(shí)序邏輯電路在任何時(shí)刻的穩(wěn)定輸出，不僅與該時(shí)刻的輸

2、入信號(hào)有關(guān)，而且還與電路原來(lái)的狀態(tài)(以前的輸入)有關(guān)，簡(jiǎn)稱時(shí)序電路。 時(shí)序電路的邏輯功能可用邏輯函數(shù)式、狀態(tài)表、卡諾圖、狀態(tài)轉(zhuǎn)換圖、時(shí)序圖（波形圖）和邏輯圖6種方式表示，這些表示方法在本質(zhì)上是相同的，可以互相轉(zhuǎn)換。14.1.3 時(shí)序電路邏輯功能的表示方法 X(x1，x2，xi ) 輸入信號(hào)Y(y1，y2，yj ) 輸出信號(hào)Z(z1，z2，zk ) 存儲(chǔ)電路的輸入信號(hào)Q(q1，q2，ql ) 存儲(chǔ)電路的輸出信號(hào)14.1.3 時(shí)序電路邏輯功能的表示方法邏輯函數(shù)式：輸出方程狀態(tài)方程驅(qū)動(dòng)方程激勵(lì)方程14.1.3 時(shí)序電路邏輯功能的表示方法異步邏輯電路通常工作速度較慢，電路結(jié)構(gòu)簡(jiǎn)單。1、根據(jù)時(shí)鐘分類(觸

3、發(fā)器的動(dòng)作特點(diǎn)) 同步時(shí)序電路中，電路中所有觸發(fā)器的時(shí)鐘端是連在一起的，存儲(chǔ)電路的狀態(tài)轉(zhuǎn)換是在同一時(shí)刻同步進(jìn)行的。 同步邏輯電路通常工作速度較快，電路相對(duì)復(fù)雜。 異步時(shí)序電路中，電路中各個(gè)觸發(fā)器的時(shí)鐘端不是相連的，可能各不相同，也可能某一局部相同，存儲(chǔ)狀態(tài)的轉(zhuǎn)換是在不同時(shí)刻異步進(jìn)行的。14.1.4 時(shí)序邏輯電路的分類 穆爾型時(shí)序電路的其輸出僅決定于電路的現(xiàn)態(tài)，與電路當(dāng)前的輸入無(wú)關(guān)；或者根本就不存在獨(dú)立設(shè)置的輸出，而以電路的狀態(tài)直接作為輸出。2、根據(jù)輸出信號(hào)的特點(diǎn)分類 米利型時(shí)序電路的輸出不僅與現(xiàn)態(tài)有關(guān)，而且還決定于電路當(dāng)前的輸入。14.1.4 時(shí)序邏輯電路的分類 分析時(shí)序電路邏輯功能的步驟14

4、.2 時(shí)序邏輯電路的分析方法 同步時(shí)序電路邏輯功能的分析 異步時(shí)序電路邏輯功能的分析電路圖時(shí)鐘方程、驅(qū)動(dòng)方程和輸出方程狀態(tài)方程狀態(tài)圖、狀態(tài)表或時(shí)序圖判斷電路邏輯功能235計(jì)算4114.2.1 分析時(shí)序電路邏輯功能的步驟TTL電路例1：14.2.2 同步時(shí)序電路邏輯功能的分析(4)狀態(tài)轉(zhuǎn)換表0000010010201003011041000510106110170000011111000014.2.2 同步時(shí)序電路邏輯功能的分析例1：(5)狀態(tài)轉(zhuǎn)換圖(6)時(shí)序圖CLK14.2.2 同步時(shí)序電路邏輯功能的分析(7)功能：同步七進(jìn)制加法計(jì)數(shù)器例1：例2：14.2.2 同步時(shí)序電路邏輯功能的分析(5)

5、狀態(tài)轉(zhuǎn)換圖(4)列狀態(tài)轉(zhuǎn)換表例2：14.2.2 同步時(shí)序電路邏輯功能的分析(6)功能：同步四進(jìn)制加減可逆計(jì)數(shù)器Q2“1”1J1KC1FF0Q0Q01J1KC1FF1Q1Q11J1KC1FF2Q2“1”RDRDRD“1”計(jì)數(shù)脈沖CLKC(1) 時(shí)鐘方程例1：(2) 驅(qū)動(dòng)方程(3) 輸出方程14.2.3 異步時(shí)序電路邏輯功能的分析當(dāng)時(shí)鐘脈沖 跳變沿到來(lái)時(shí)，方程成立無(wú)時(shí)鐘，保持原態(tài)(4) 特性方程例1：(5) 狀態(tài)方程14.2.3 異步時(shí)序電路邏輯功能的分析(6) 狀態(tài)轉(zhuǎn)換表計(jì)數(shù)脈沖CLKQ2Q1Q0clk2clk1clk000000001001110201011130111104100111500

6、0110模5異步加法計(jì)數(shù)器“1”表示有時(shí)鐘跳變沿“0”表示無(wú)時(shí)鐘跳變沿例1：進(jìn)位輸出C000001觸發(fā)器狀態(tài)時(shí)鐘信號(hào)14.2.3 異步時(shí)序電路邏輯功能的分析000001010011100CLK0Q00ttttQ10Q20tC0(7) 時(shí)序圖電路為一模5異步計(jì)數(shù)器(8) 邏輯功能：設(shè)初態(tài) 為：000例1：14.2.3 異步時(shí)序電路邏輯功能的分析(1) 時(shí)鐘方程例2：(2) 驅(qū)動(dòng)方程(3) 輸出方程14.2.3 異步時(shí)序電路邏輯功能的分析當(dāng)時(shí)鐘脈沖 跳變沿到來(lái)時(shí)，方程成立無(wú)時(shí)鐘，保持原態(tài)(4) 特性方程例2：(5) 狀態(tài)方程14.2.3 異步時(shí)序電路邏輯功能的分析進(jìn)位輸出Cclk2clk1clk0

7、clk3模10異步加法計(jì)數(shù)器例2：計(jì)數(shù)脈沖clk0010010102010111301101041001115101010000000觸發(fā)器狀態(tài)時(shí)鐘信號(hào)(6) 狀態(tài)轉(zhuǎn)換表61100117111010800011190010101000001100001Q2Q1Q0Q3000000000000000100001101010114.2.3 異步時(shí)序電路邏輯功能的分析(7) 狀態(tài)轉(zhuǎn)換圖電路為一模10異步計(jì)數(shù)器(8) 邏輯功能：例2：111011110000000100100011/0/1/0/0/010111010/00100/00101/0100001110110/0/0/01001/1/0110

8、11100/0/1/1Q3Q2Q1Q0/C14.2.3 異步時(shí)序電路邏輯功能的分析 設(shè)計(jì)時(shí)序邏輯電路的步驟14.3 時(shí)序邏輯電路的設(shè)計(jì)方法 同步時(shí)序邏輯電路的設(shè)計(jì) 當(dāng)選用小規(guī)模集成電路做設(shè)計(jì)時(shí)，電路最簡(jiǎn)的標(biāo)準(zhǔn)是所用的觸發(fā)器和門電路的數(shù)目最少，而且觸發(fā)器和門電路的輸入端數(shù)目也最少。 當(dāng)選用中、大規(guī)模集成電路做設(shè)計(jì)時(shí)，電路最簡(jiǎn)的標(biāo)準(zhǔn)是使用的集成電路的數(shù)目最少，種類最少，而且互相間的連線也最少。14.3.1 設(shè)計(jì)時(shí)序邏輯電路的步驟設(shè)計(jì)要求原始狀態(tài)圖畫電路圖檢查電路能否自啟動(dòng)46選觸發(fā)器，求時(shí)鐘、輸出、狀態(tài)、驅(qū)動(dòng)方程51狀態(tài)分配32化簡(jiǎn)最簡(jiǎn)狀態(tài)圖14.3.1 設(shè)計(jì)時(shí)序邏輯電路的步驟1邏輯抽象，得出電路

9、的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表將要求實(shí)現(xiàn)的邏輯功能表示為時(shí)序邏輯函數(shù)。 分析給定的邏輯問題，確定輸入、輸出變量以及電路的狀態(tài)數(shù)； 定義輸入、輸出邏輯狀態(tài)和每個(gè)電路狀態(tài)的含義，并將電路狀態(tài)順序編號(hào)； 按題意列出電路的狀態(tài)轉(zhuǎn)換表或畫出電路的狀態(tài)轉(zhuǎn)換圖。14.3.1 設(shè)計(jì)時(shí)序邏輯電路的步驟2狀態(tài)化簡(jiǎn) 若兩個(gè)電路狀態(tài)在相同的輸入下有相同的輸出，并且轉(zhuǎn)換到同樣一個(gè)次態(tài)，則稱這兩個(gè)狀態(tài)為等價(jià)狀態(tài)。 狀態(tài)化簡(jiǎn)的目的是將等價(jià)狀態(tài)合并，以求得最簡(jiǎn)的狀態(tài)轉(zhuǎn)換圖。 14.3.1 設(shè)計(jì)時(shí)序邏輯電路的步驟3狀態(tài)分配又稱狀態(tài)編碼 由時(shí)序電路所需的M個(gè)狀態(tài)確定觸發(fā)器的數(shù)目n 2n-1M2n; 狀態(tài)編碼給每個(gè)電路狀態(tài)規(guī)定對(duì)應(yīng)的觸發(fā)

10、器狀態(tài)組合。4選定觸發(fā)器類型，求出電路的狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程。應(yīng)力求減少使用的觸發(fā)器種類。5畫出邏輯圖6檢查設(shè)計(jì)的電路是否自啟動(dòng)14.3.1 設(shè)計(jì)時(shí)序邏輯電路的步驟例1:1建立原始狀態(tài)圖設(shè)計(jì)一個(gè)按自然態(tài)序變化的十三進(jìn)制同步加法計(jì)數(shù)器，計(jì)數(shù)規(guī)則為逢十三進(jìn)一，產(chǎn)生一個(gè)進(jìn)位輸出。 沒有輸入邏輯變量，只有輸出邏輯變量C，規(guī)定有進(jìn)位輸出時(shí)C=1,無(wú)進(jìn)位輸出時(shí)C=0。 有13個(gè)有效狀態(tài)S0 S12 。14.3.2 同步時(shí)序邏輯電路的設(shè)計(jì)狀態(tài)化簡(jiǎn)2狀態(tài)分配3已經(jīng)最簡(jiǎn)。 M=13，取觸發(fā)器數(shù)目為n=4,因?yàn)?231324； 取自然二進(jìn)制數(shù)的00001100作為S0 S12的編碼，得到狀態(tài)轉(zhuǎn)換表14.3

11、.2 同步時(shí)序邏輯電路的設(shè)計(jì)例1:狀態(tài)轉(zhuǎn)換表狀態(tài)變化順序狀態(tài)編碼進(jìn)位輸出C等效十進(jìn)制數(shù)Q3 Q2 Q1 Q0S0S1S2S3S4S5S6S7S8S9S10S11S12S00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 00 0 0 0000000000000100123456789101112014.3.2 同步時(shí)序邏輯電路的設(shè)計(jì)例1:4選觸發(fā)器，求時(shí)鐘、輸出、狀態(tài)、驅(qū)動(dòng)方程因需用4位二進(jìn)制代碼，選用4個(gè)CLK下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2

12、、FF3表示。由于要求采用同步方案，故時(shí)鐘方程為：表示電路次態(tài)/進(jìn)位輸出C與電路現(xiàn)態(tài)關(guān)系的卡諾圖Q3Q2Q1Q014.3.2 同步時(shí)序邏輯電路的設(shè)計(jì)例1:Q3Q2Q1Q0Q3*Q3Q2Q1Q0Q2*14.3.2 同步時(shí)序邏輯電路的設(shè)計(jì)例1:Q3Q2Q1Q0Q1*Q1Q0Q3Q2Q0*14.3.2 同步時(shí)序邏輯電路的設(shè)計(jì)例1:Q3Q2Q1Q014.3.2 同步時(shí)序邏輯電路的設(shè)計(jì)例1:狀態(tài)方程：輸出方程：14.3.2 同步時(shí)序邏輯電路的設(shè)計(jì)例1:狀態(tài)方程：Q3*=Q3Q2+Q2Q1Q0(Q3+Q3)=(Q2Q1Q0)Q3+Q2Q3Q2*=(Q1Q0) Q2+(Q3(Q1Q0) )Q2Q1*=Q0Q

13、1+Q0Q1Q0*=(Q3+Q2)Q0+1Q0=(Q3Q2) Q0+1QQ*=JQ+KQ14.3.2 同步時(shí)序邏輯電路的設(shè)計(jì)例1:比較，得驅(qū)動(dòng)方程：Q3*=Q3Q2+Q2Q1Q0(Q3+Q3)=(Q2Q1Q0)Q3+Q2Q3Q2*=(Q1Q0) Q2+(Q3(Q1Q0) )Q2Q1*=Q0Q1+Q0Q1Q0*=(Q3+Q2)Q0+1Q0=(Q3Q2) Q0+1Q0Q*=JQ+KQJ3=Q2Q1Q0, K3=Q2J2=Q1Q0, K2=(Q3(Q1Q0)J1=Q0, K1=Q0J0=(Q3Q2), K0=114.3.2 同步時(shí)序邏輯電路的設(shè)計(jì)例1:電路圖514.3.2 同步時(shí)序邏輯電路的設(shè)計(jì)例1

14、:檢查電路能否自啟動(dòng)6 將3個(gè)無(wú)效狀態(tài)1101、1110和1111代入狀態(tài)方程計(jì)算，所得次態(tài)分別為0010、0010和0000，電路能夠自啟動(dòng)。14.3.2 同步時(shí)序邏輯電路的設(shè)計(jì)例1: 設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)電路，當(dāng)連續(xù)輸入3個(gè)或3個(gè)以上1時(shí)，電路的輸出為1，其它情況下輸出為0。例如：建立原始狀態(tài)圖1 取輸入數(shù)據(jù)為輸入變量，用X表示；取檢測(cè)結(jié)果為輸出變量，用Y表示。 設(shè)電路在沒有輸入1以前的狀態(tài)為S0，輸入一個(gè)1以后的狀態(tài)為S1，輸入兩個(gè)1以后的狀態(tài)為S2，連續(xù)輸入3個(gè)或3個(gè)以上1以后的狀態(tài)為S3 。0輸入X101100111011110輸出Y0000000010001114.3.2 同步時(shí)序

15、邏輯電路的設(shè)計(jì)例2:S0S1S2S3設(shè)電路開始處于初始狀態(tài)為S0。第一次輸入1時(shí)，由狀態(tài)S0轉(zhuǎn)入狀態(tài)S1，并輸出0；1/0X/Y若繼續(xù)輸入1，由狀態(tài)S1轉(zhuǎn)入狀態(tài)S2，并輸出0；1/0如果仍接著輸入1，由狀態(tài)S2轉(zhuǎn)入狀態(tài)S3，并輸出1；1/1此后若繼續(xù)輸入1，電路仍停留在狀態(tài)S3，并輸出1。1/1電路無(wú)論處在什么狀態(tài)，只要輸入0，都應(yīng)回到初始狀態(tài)，并輸出0，以便重新計(jì)數(shù)。0/00/00/00/0狀態(tài)轉(zhuǎn)換表S3S2S1S0S3/1S3/1S2/0S1/01S0/0S0/0S0/0S0/00SS*/YX14.3.2 同步時(shí)序邏輯電路的設(shè)計(jì)例2:原始狀態(tài)圖中，凡是在輸入相同時(shí)，輸出相同、要轉(zhuǎn)換到的次態(tài)

16、也相同的狀態(tài)，稱為等價(jià)狀態(tài)。狀態(tài)化簡(jiǎn)就是將多個(gè)等價(jià)狀態(tài)合并成一個(gè)狀態(tài)，把多余的狀態(tài)都去掉，從而得到最簡(jiǎn)的狀態(tài)圖。狀態(tài)化簡(jiǎn)2狀態(tài)分配3所得原始狀態(tài)圖中，狀態(tài)S2和S3等價(jià)。因?yàn)樗鼈冊(cè)谳斎霝?時(shí)輸出都為1，且都轉(zhuǎn)換到次態(tài)S3；在輸入為0時(shí)輸出都為0，且都轉(zhuǎn)換到次態(tài)S0。所以它們可以合并為一個(gè)狀態(tài)，合并后的狀態(tài)用S2表示。S0=00S1=01S2=10例2:4選觸發(fā)器，求時(shí)鐘、輸出、狀態(tài)、驅(qū)動(dòng)方程選用2個(gè)CLK下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1表示。采用同步方案，即?。篞1Q0Q1Q0Q1Q0Q1Q0Q1*Q0*例2:Y=XQ1比較，得驅(qū)動(dòng)方程：電路圖56將無(wú)效狀態(tài)11代入輸出方程和狀態(tài)方

17、程計(jì)算：電路能夠自啟動(dòng)。Q0*=XQ1Q0+0Q0Q1*=XQ0Q1+XQ1Q*=JQ+KQJ0=XQ1, K0=1J1=XQ0, K1=XY=XQ1檢查電路能否自啟動(dòng)例2:比較，得驅(qū)動(dòng)方程：電路圖5Q0*=XQ1Q0Q1*=XQ1+XQ0=X(Q1Q0)Q*=DD0=XQ1Q0D1=XQ1+XQ0=X(Q1Q0)例2:檢查電路能否自啟動(dòng)6將無(wú)效狀態(tài)11代入輸出方程和狀態(tài)方程計(jì)算：電路能夠自啟動(dòng)。例2: 用邊沿JK觸發(fā)器和最少的門電路設(shè)計(jì)一個(gè)脈沖序列檢測(cè)電路（米利型）。X為輸入，Y為輸出，當(dāng)檢測(cè)到X（從左到右）連續(xù)輸入1001時(shí)Y=1，否則Y=0，且X輸入的首尾不能重復(fù)使用。例如：例建立原始狀

18、態(tài)圖1 取輸入數(shù)據(jù)為輸入變量，用X表示；取檢測(cè)結(jié)果為輸出變量，用Y表示。 設(shè)電路在沒有連續(xù)輸入1001以前的狀態(tài)為S0，輸入一個(gè)1以后的狀態(tài)為S1，連續(xù)輸入10以后的狀態(tài)為S2，連續(xù)輸入100以后的狀態(tài)為S3，連續(xù)輸入1001以后的狀態(tài)為S0 。0輸入X010010011100110輸出Y0000100000001001000100 要求給出狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)方程、輸入方程、輸出方程，并畫出邏輯電路圖。S0S1S2S3設(shè)電路開始處于初始狀態(tài)為S0。第一次輸入1時(shí)，由狀態(tài)S0轉(zhuǎn)入狀態(tài)S1，并輸出0；1/0X/Y若繼續(xù)輸入0，由狀態(tài)S1轉(zhuǎn)入狀態(tài)S2，并輸出0；0/0如果仍接著輸入0，由狀

19、態(tài)S2轉(zhuǎn)入狀態(tài)S3，并輸出0；0/0此后不論輸入1或0，電路都將轉(zhuǎn)入狀態(tài)S0，當(dāng)輸入1時(shí)，輸出1；輸入0時(shí)，輸出0。 電路無(wú)論處在什么狀態(tài)，只要連續(xù)輸入1001，都應(yīng)回到初始狀態(tài)，并輸出1，以便重新計(jì)數(shù)。1/01/10/00/0狀態(tài)轉(zhuǎn)換表S3S2S1S0S0/1S1/0S1/0S1/01S0/0S3/0S2/0S0/00SS*/YX1/0狀態(tài)化簡(jiǎn)2狀態(tài)分配3S0=00S1=01S2=10S3=11S0S1S2S31/0X/Y0/00/01/01/10/00/01/0000111104選觸發(fā)器，求輸出、狀態(tài)、驅(qū)動(dòng)方程選用2個(gè)CLK下降沿觸發(fā)的JK觸發(fā)器，分別用FF1、FF2表示。采用同步方案，即

20、?。篠0S1S2S31/0X/Y0/00/01/01/10/00/01/000011110Q2Q1X000111100100/001/010/001/000/000/111/001/000X0001111001010010Q2Q1Q2X000111100101010011Q2Q1Q1X000111100100000100Q2Q1Y4選觸發(fā)器，求輸出、狀態(tài)、驅(qū)動(dòng)方程S0S1S2S31/0X/Y0/00/01/01/10/00/01/00001111000X0001111001010010Q2Q1Q2X000111100101010011Q2Q1Q1X000111100100000100Q2Q1Y

21、輸出方程狀態(tài)方程Y=XQ2Q1比較，得驅(qū)動(dòng)方程：電路圖5Q*=JQ+KQJ2=XQ1, K2=X+Q1=(XQ1)J1=X+Q2 =(XQ2), K1 =(XQ2)Y=XQ2Q1Q1Q21J1KC1FF1Q11J1KC1FF2Q2CLKYX 寄存器的定義及其分類14.4 寄存器和移位寄存器 基本寄存器 移位寄存器 雙向移位寄存器 在數(shù)字電路中，用來(lái)存放一組二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器。需用n個(gè)觸發(fā)器來(lái)構(gòu)成。十分靈活，用寄存器是由具有存儲(chǔ)功能的觸發(fā)器組合起來(lái)構(gòu)成的。一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制代碼，存放一組n位二進(jìn)制代碼的寄存器， 按照功能的不同，可將寄存器分為基本寄存器和移位寄存器兩大類。

22、基本寄存器只能并行送入數(shù)據(jù)，需要時(shí)也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，途也很廣。14.4.1 寄存器的定義及其分類（1）清零。CR=0，異步清零。即有：（2）送數(shù)。CR=1時(shí)，CLK上升沿送數(shù)。即有：（3）保持。在CR=1、CLK上升沿以外時(shí)間，寄存器內(nèi)容將保持不變。14.4.2 基本寄存器并行輸出時(shí)鐘方程：驅(qū)動(dòng)方程：狀態(tài)方程：1、4位右移移位寄存器14.4.3 移位寄存器14.4.3 移位寄存器1、4位右移移位寄存器11100DIt0CLKt0Q0t0Q

23、1t0Q2t0Q3t000100100101101114.4.3 移位寄存器1、4位右移移位寄存器并行輸出時(shí)鐘方程：驅(qū)動(dòng)方程：狀態(tài)方程：14.4.3 移位寄存器2、4位左移移位寄存器4位雙向移位寄存器74LS194A的邏輯圖工作模式選擇00Q1Q1Q1Q1保持14.4.4 雙向移位寄存器4位雙向移位寄存器74LS194A的邏輯圖工作模式選擇11D1D1D1D1并行輸入14.4.4 雙向移位寄存器4位雙向移位寄存器74LS194A的邏輯圖工作模式選擇01Q0Q0Q0Q0右移14.4.4 雙向移位寄存器4位雙向移位寄存器74LS194A的邏輯圖工作模式選擇10Q2Q2Q2Q2左移14.4.4 雙向

24、移位寄存器14.4.4 雙向移位寄存器 同步二進(jìn)制加法計(jì)數(shù)器7416114.5 計(jì)數(shù)器 同步十進(jìn)制加法計(jì)數(shù)器74160 任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法 同步二進(jìn)制可逆計(jì)數(shù)器74191狀態(tài)轉(zhuǎn)換圖14.5 計(jì)數(shù)器 在數(shù)字電路中，能夠記憶輸入脈沖個(gè)數(shù)的電路稱為計(jì)數(shù)器。計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器加法計(jì)數(shù)器同步計(jì)數(shù)器異步計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器14.5 計(jì)數(shù)器計(jì)數(shù)器是一種應(yīng)用十分廣泛的時(shí)序電路，除用于計(jì)數(shù)、分頻外，還廣泛用于數(shù)字測(cè)量、運(yùn)算和控制，從小型數(shù)字儀表，到大型數(shù)字電子計(jì)算機(jī)，幾乎無(wú)所不在，是任何現(xiàn)代數(shù)字系統(tǒng)中不可缺少的

25、組成部分。計(jì)數(shù)器可利用觸發(fā)器和門電路構(gòu)成。但在實(shí)際工作中，主要是利用集成計(jì)數(shù)器來(lái)構(gòu)成。14.5 計(jì)數(shù)器1、加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖14.5.1 同步二進(jìn)制加法計(jì)數(shù)器74161計(jì)數(shù)順序電路狀態(tài)等效十進(jìn)制數(shù)進(jìn)位輸出CQ3 Q2 Q1 Q00123456789101112131415160 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00123456789101112131415000000000000000010利

26、用C端電位的下降沿可作為向高位計(jì)數(shù)器進(jìn)位的輸出信號(hào)2、加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表14.5.1 同步二進(jìn)制加法計(jì)數(shù)器74161 若計(jì)數(shù)輸入脈沖的頻率為f0，則Q0、Q1、Q2和Q3端輸出脈沖的頻率將依次為f0/2、f0/4、f0/8和f0/16，因此稱計(jì)數(shù)器為分頻器。 計(jì)數(shù)器能計(jì)到的最大數(shù)稱為計(jì)數(shù)器的容量，等于計(jì)數(shù)器所有各位全為1時(shí)的數(shù)值。n位二進(jìn)制計(jì)數(shù)器的容量等于2n-1。3、加法計(jì)數(shù)器的時(shí)序圖14.5.1 同步二進(jìn)制加法計(jì)數(shù)器741614、74161的邏輯功能D0D1D2D3Q0Q1Q2Q3LDCLKEPETRDC4位同步二進(jìn)制計(jì)數(shù)器74161的邏輯圖CLKCLK上升沿觸發(fā)D0D1D2D3Q0Q

27、1Q2Q3LDCLKEPETRDC4位同步二進(jìn)制計(jì)數(shù)器74161的邏輯圖0RD0000RD為異步置零（復(fù)位）端CLK上升沿觸發(fā)4、74161的邏輯功能D0D1D2D3Q0Q1Q2Q3LDCLKEPETRDC4位同步二進(jìn)制計(jì)數(shù)器74161的邏輯圖LD為同步預(yù)置數(shù)控制端11 當(dāng)RD=1、LD=0時(shí),電路工作在同步預(yù)置數(shù)狀態(tài)。RD為異步置零（復(fù)位）端1RD0LD1D001CLK上升沿觸發(fā)4、74161的邏輯功能D0D1D2D3Q0Q1Q2Q3LDCLKEPETRDCEP和ET為工作狀態(tài)控制端4位同步二進(jìn)制計(jì)數(shù)器74161的邏輯圖保持LD為同步預(yù)置數(shù)控制端RD為異步置零（復(fù)位）端CLK上升沿觸發(fā)C為進(jìn)

28、位輸出端1RD1LD1ET0EP00000保持Q0C4、74161的邏輯功能EP和ET為工作狀態(tài)控制端LD為同步預(yù)置數(shù)控制端RD為異步置零（復(fù)位）端CLK上升沿觸發(fā)C為進(jìn)位輸出端D0D1D2D3Q0Q1Q2Q3LDCLKEPETRDC1RD1LD0ETEP00000保持Q0C4位同步二進(jìn)制計(jì)數(shù)器74161的邏輯圖0 RD= LD= 1且ETEP=0時(shí)，計(jì)數(shù)器狀態(tài)保持不變4、74161的邏輯功能D0D1D2D3Q0Q1Q2Q3LDCLKEPETRDCQ04位同步二進(jìn)制計(jì)數(shù)器74161的邏輯圖 當(dāng)RD=LD= EP=ET=1時(shí),電路工作在計(jì)數(shù)狀態(tài)EP和ET為工作狀態(tài)控制端LD為同步預(yù)置數(shù)控制端RD

29、為異步置零（復(fù)位）端CLK上升沿觸發(fā)C為進(jìn)位輸出端1RD1LD1ET1EP1011111翻轉(zhuǎn)Q011Q0Q0Q0 RD= LD= 1且ETEP=0時(shí)，計(jì)數(shù)器狀態(tài)保持不變4、74161的邏輯功能 1 1 1 1 計(jì)數(shù) 1 1 0 保持(但C=0)5、4位同步二進(jìn)制計(jì)數(shù)器74161的功能表工作狀態(tài)ETEPLDRDCLK 0 異步置零 1 0 同步預(yù)置數(shù) 1 1 0 1 保持14.5.1 同步二進(jìn)制加法計(jì)數(shù)器74161 74LS163的引腳排列和74LS161相同，不同之處是74LS163采用同步清零方式。6、計(jì)數(shù)器74161/163的引腳排列圖14.5.1 同步二進(jìn)制加法計(jì)數(shù)器74161RDLDD

30、0D1D2D3Q0Q1Q2Q3CLKEPETCt1t2t3t4t6t56、計(jì)數(shù)器74161的時(shí)序圖14.5.1 同步二進(jìn)制加法計(jì)數(shù)器74161輸出方程 設(shè)用U/D表示加減控制信號(hào)，且U/ D0時(shí)作加計(jì)數(shù)， U/ D 1時(shí)作減計(jì)數(shù)，則把二進(jìn)制同步加法計(jì)數(shù)器的驅(qū)動(dòng)方程和(U/ D)相與，把減法計(jì)數(shù)器的驅(qū)動(dòng)方程和U/ D相與，再把二者相加，便可得到二進(jìn)制同步可逆計(jì)數(shù)器的驅(qū)動(dòng)方程。14.5.2 同步二進(jìn)制可逆計(jì)數(shù)器741911、驅(qū)動(dòng)方程和輸出方程14.5.2 同步二進(jìn)制可逆計(jì)數(shù)器741912、邏輯電路圖 0 1 1 減法計(jì)數(shù) 0 1 0 加法計(jì)數(shù)CLKI工作狀態(tài)U/DLDS 1 1 保持 0 異步預(yù)置

31、數(shù)14.5.2 同步二進(jìn)制可逆計(jì)數(shù)器741913、功能表14.5.2 同步二進(jìn)制可逆計(jì)數(shù)器741914、時(shí)序圖0 0 0 00 0 0 00 1 1 00 1 1 00 1 0 00 1 0 00 0 1 00 0 1 014.5.3 同步十進(jìn)制加法計(jì)數(shù)器741601、狀態(tài)轉(zhuǎn)換表110111001111111010111010能夠自啟動(dòng)0000000100100011010001010110011110001001/0/0/0/0/0/0/0/0/1/0/0/1/0/1/0/1/C14.5.3 同步十進(jìn)制加法計(jì)數(shù)器741602、狀態(tài)轉(zhuǎn)換圖14.5.3 同步十進(jìn)制加法計(jì)數(shù)器741603、邏輯電路

32、圖7416074162十進(jìn)制：7416174163十六進(jìn)制：異步清零同步清零7419074192十進(jìn)制：7419174193十六進(jìn)制：?jiǎn)螘r(shí)鐘雙時(shí)鐘集成同步加/減可逆計(jì)數(shù)器集成同步加法計(jì)數(shù)器同步預(yù)置數(shù)異步預(yù)置數(shù)14.5.3 同步十進(jìn)制加法計(jì)數(shù)器74160 只能用已有的計(jì)數(shù)器產(chǎn)品經(jīng)過外電路的不同連接方式得到。 設(shè)已有的是N進(jìn)制計(jì)數(shù)器，需要得到的是M進(jìn)制計(jì)數(shù)器。分MN兩種情況討論： 已有的計(jì)數(shù)器產(chǎn)品有十進(jìn)制、十六進(jìn)制、7位二進(jìn)制、12位二進(jìn)制和14位二進(jìn)制等。在需要其他任意一種進(jìn)制的計(jì)數(shù)器時(shí)，14.5.4 任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法1、MN的情況置零法(復(fù)位法)、置數(shù)法(置位法)(1)置零法適用于有置零輸入端的計(jì)數(shù)器S0S1S2S3SN-1SN-2SN-3SMSM-1SM-2S3S2S1S0SMSM-1SM-2S0S1S2S3SN-1SN-2SN-3SMSM-1SM-2S3S2S1S0SM-1SM-2異步置零同步置零74160741