電磁干擾和信號完整性分析

1、電磁干擾和信號完整性分析從電子行業(yè)的發(fā)展來看，1992年只有40%的電子系統(tǒng)工作在30MHz以上的頻率，到1994年已有50%的設計達到了50MHz 的頻率。1996年之后，高速設計在整個電子設計領域所占的比例越來越大，100MHz以上的系統(tǒng)已隨處可見，體積小、管腳數(shù)已達數(shù)百甚至上千的封裝形式也已越來越多地應用到各類高速超高速電子系統(tǒng)中。 圖 1 近年來IC封裝的發(fā)展電磁干擾和信號完整性分析1.電磁干擾（ Electro Magnetic Interference)在電子系統(tǒng)中由周圍的電磁場環(huán)境通過空間電磁場的干擾影響電子系統(tǒng)中的信號質量，稱為電磁干擾電磁干擾是人們早就發(fā)現(xiàn)的電磁現(xiàn)象。一些電器

2、、電子設備工作時所產生的電磁波，容易對周圍的其他電氣、電子設備形成電磁干擾，引發(fā)故障或者影響信號的傳輸。在高頻系統(tǒng)中，由于頻率分量較豐富，信號容易輻射出去，電磁干擾的影響顯得尤為突出電磁干擾和信號完整性分析2.信號完整性(Signal Integrity)信號完整性 SI是指電路傳輸信號時對信號波形的保真程度 ,以及與鄰近空間其它信號間的相互影響程度電磁干擾和信號完整性分析什么時候考慮SI?在一個PCB板中，當某條通路中的信號的電平變化可比于（一般為4、5倍）信號在這條通路上從源端到負載端的傳輸延遲，則此條通路被視為傳輸線(Transmission Line)，此時需要考慮SI的影響。例如，一

3、個信號的沿跳變?yōu)?ns，通路的長度為1inch，則傳輸延遲為200ps，則沿跳變?yōu)檠舆t的5倍，此時通路應被視為傳輸線電磁干擾和信號完整性分析主要的信號完整性問題包括反射、振鈴、地彈、串擾等。電磁干擾和信號完整性分析反射（Reflect） 源端與負載端阻抗不匹配會引起線上反射，負載將一部分電壓反射回源端。如果負載阻抗小于源阻抗，反射電壓為負，反之，如果負載阻抗大于源阻抗，反射電壓為正。電磁干擾和信號完整性分析 如果希望得到從源端到負載的最大傳輸能量，則希望負載阻抗和傳輸線的特性阻抗相等（Zl=Z0）。如果不相等，則有一部分能量將損失，另外還有一部分稱為反射返回源電磁干擾和信號完整性分析2.2 振

4、鈴如果線路的傳輸延遲很長，則反射在信號改變了較大的百分數(shù)后回到源端，源發(fā)生器必須改變一個較大的量去補償，負載又會反射新的一輪傳輸（the load reflects the new transition)，這樣就產生了振鈴電磁干擾和信號完整性分析振鈴屬于欠阻尼狀態(tài)，是由多種因素引起，振鈴可以通過適當?shù)亩私佑枰詼p小，但不可能完全消除電磁干擾和信號完整性分析2.3 地彈地彈是在電路中有大的電流涌動時引起的，如大量芯片的輸出級同時開啟，此時將有一個較大的瞬態(tài)電流在芯片與板的電源平面間流過，芯片封裝與電源平面的電感和電阻會引發(fā)電源噪聲，這樣會在真正的地平面上產生電壓的波動和變化，影響其它器件的動作。電

5、磁干擾和信號完整性分析2.4 串擾串擾是指當信號在傳輸線上傳輸時，因電磁耦合對相鄰的傳輸線產生不期望的電壓噪聲干擾。是兩條信號線之間的耦合問題，信號線之間的互感和互容導致線上的噪聲。容性耦合引發(fā)耦合電流，感性耦合引發(fā)耦合電壓電磁干擾和信號完整性分析減小反射和振鈴的方法主要有源端接和負載端接：源端接主要采用串行端接負載端接主要采用并行端接電磁干擾和信號完整性分析3.1 串行端接指在源端串接小電阻r（典型10歐到75歐），使源端的輸出阻抗加電阻的阻抗與傳輸線的特性阻抗匹配（Z0）電磁干擾和信號完整性分析優(yōu)點：簡單，無需與電源相連，消耗功率小，適合于點對點的雙向驅動缺點：有半波電壓，不適合分布負載情

6、況電磁干擾和信號完整性分析串行端接前的波形電磁干擾和信號完整性分析串行端接的后波形電磁干擾和信號完整性分析3.2 并行端接分為簡單的電阻并行端接、戴維寧端接、主動并行端接、AC端接和二極管端接電磁干擾和信號完整性分析3.2.1 簡單電阻并行端接這種端接方式是簡單的在負載端加入一個下拉電阻來實現(xiàn)匹配因要求驅動電路有很大的驅動能力，在CMOS電路中很少采用電磁干擾和信號完整性分析3.2.2 戴維寧端接采用上下拉電阻R1和R2，通過R1和R2吸收反射。電磁干擾和信號完整性分析優(yōu)點：適合多驅動源多負載情況，能提高信號的驅動能力缺點：直流消耗大，減少了噪聲抑制裕量電磁干擾和信號完整性分析3.2.3 AC

7、端接在戴維寧端接基礎上串接電容，這樣直流分量為0，可以減少直流消耗。缺點是由于電容增加了信號的延遲，復雜度提高,且要求邏輯0，1的對稱性較好Z0RT Z0CT based on frequency電磁干擾和信號完整性分析3.2.4 二極管端接適合阻抗難以匹配以及多驅動多負載的復雜情況缺點是要求二極管具有很高的導通速率，且因二極管的非線性將導致信號頻譜的畸變，影響信號質量Z0+V(GND - 0.7) VIN (PWR + 0.7)電磁干擾和信號完整性分析3.3 抑制串擾的方法串擾產生原因是信號線之間存在互感和電容，通常感性耦合要大于容性耦合。電磁干擾和信號完整性分析抑制串擾的方法（續(xù)）加大線間

8、距，減小線的平行長度，必要時可以采用JOG方式電磁干擾和信號完整性分析抑制串擾的方法（續(xù)）可增加信號的暫態(tài)時間來減小高頻分量，從而減少耦合高速信號采取端接匹配可以較少或消除反射，從而減小串擾互感大小與信號的回路面積成正比，通過增加地層并在電源層和地層加大量旁路電容來確?；芈访娣e最小電磁干擾和信號完整性分析抑制串擾的方法（續(xù)）在布線空間允許的條件下，在串擾較嚴重的兩條線之間插入地線，可以起到隔離作用，有效減小串擾電磁干擾和信號完整性分析4. 高速板中的傳輸線概念典型傳輸線模型電磁干擾和信號完整性分析此模型中有兩個參數(shù)：特性阻抗延遲時間電磁干擾和信號完整性分析4.1 傳輸線分類帶狀線和微波傳輸線電

9、磁干擾和信號完整性分析電磁干擾和信號完整性分析電磁干擾和信號完整性分析IBIS模型介紹 IBIS（Input/Output Buffer Information Specification）模型是一種基于V/I(阻抗特性)和V/t(上升沿/下降沿特性)曲線的對I/O Buffer快速準確建模的方法，是反映芯片驅動和接收電氣特性的一種國際標準。電磁干擾和信號完整性分析 它提供一種標準的文件格式來記錄如驅動源輸出阻抗、上升/下降時間及輸入負載等參數(shù)。根據(jù)這些參數(shù)就可以構建相關器件的IBIS模型。IBIS模型相對于SPICE ( Simulation Program with Integrated Circuit Emphasis ) 模型而言只是驅動器和接收器的行為描述，不需要器件內部構造的細節(jié)；同時IBIS比SPICE的速度要快。工程人員可以利用這個模型對PCB板上的電路系統(tǒng)進行SI、串擾、EMC的仿真和時序的分析等。電磁干擾和信號完整性分析 多