運算方法與運算器計組

1、1芯片內(nèi)用先行進位方法，但片間為串行進位。用4片74181組成16位ALU片間串行2用4片74181組成16位ALU片間并行根據(jù)74181提供的G、P信號，很容易實現(xiàn)芯片之間的先行進位，兩級先行進位的ALU 。高三片74181的片間進位輸入表達式：Cn+4=Gm1+Pm1C0 Cn+8=Gm2+Pm2Gm1+Pm2Pm1C0 Cn+12=Gm3+Pm3Gm2+Pm3Pm2Gm1+Pm3Pm2Pm1C0Cn+16=Gm4+Pm4Gm3+Pm4Pm3Gm2+Pm4Pm3Pm2Gm1+Pm4Pm3Pm2Pm1C0GP成組進位產(chǎn)生輸出成組進位傳遞輸出Gmi, Pmi :第i片74181提供的G、P信號

2、。3用4片74181組成16位ALU片間并行74182：并行進位部件，片間并行進位鏈單獨集成.其中G稱為成組進位產(chǎn)生輸出，P稱為成組進位傳遞輸出。Pm1Gm1Gm2Pm2Pm3Gm3Gm4Pm4Cn+4Cn+8Cn+124用4片74181組成16位ALU片間并行 74181設置了P和G兩個本組先行進位輸出端。 將四片74181的P,G輸出端送入到74182先行進位部件,可實現(xiàn)第二級的先行進位,即組與組之間的先行進位。7418174181161312974181857418141A1613 B1613A129 B129A85 B85A41 B41C16C074182P4 G4 C12 P3 G3

3、 C8 P2 G2 C4 P1 G1 P G 用 片先行進位部件(74182)和 片74181可級連組成32位ALU。532位ALU的構(gòu)成兩八 由于集成器件的集成度的提高，允許更多位的ALU集成在一個芯片內(nèi)。例如6用 片74181和 片74182芯片可以很容易組成64位快速ALU，3級并行進位。1651) AMD公司的AM29332為32位ALU.2) 而在Intel公司的Pentium處理器中，32位ALU僅是芯片內(nèi)的一部分電路。盡管器件不同，但基本電路原理還是相似的。作業(yè)：畫出64位快速ALU的框圖 注意進位信號的連接，高3片74182的進位輸入，或Cn+16、Cn+32、Cn+48誰輸出

4、？運算器的組織基本運算器的邏輯組成：7ALU：實現(xiàn)基本算術(shù)、邏輯運算；寄存器組：提供操作數(shù)，暫存運算結(jié)果；判別邏輯：如結(jié)果是否為0、正負、進位、溢出等。根據(jù)寄存器組的結(jié)構(gòu)及其與ALU的連接方式的不同，包括：帶多路選擇器的運算器帶輸入鎖存器的運算器帶多路選擇器的運算器向寄存器發(fā)送同步打入脈沖CPi，將總線上的數(shù)據(jù)送入Ri，可同時送入幾個相關(guān)寄存器；8選擇器 ALU選擇器移位器R0RnMS3 S0R0RnR0Rn+1CPU內(nèi)總線CPnCP0ALU輸入端多路選擇器，從各寄存器的多路輸入中，實現(xiàn)操作數(shù)的選擇；例：實現(xiàn)操作，R0 + R1 R0獨立寄存器結(jié)構(gòu)，可同時輸入輸出，集成度低。帶輸入鎖存器的運算

5、器CPU內(nèi)總線，雙向傳送；9鎖存器1 ALU鎖存器2移位器R0MS0 S3+1內(nèi)部總線Rn寄存器組采用小規(guī)模高速存儲器結(jié)構(gòu)，選中某一單元(寄存器)進行讀寫；鎖存器，暫存操作數(shù)例：實現(xiàn)操作，R0 + R1 R0特點：小存儲器結(jié)構(gòu),集成度高,每次只能讀寫一個單元。10第3章 運算器與運算方法計算機實現(xiàn)運算：運算方法 + 運算器運算方法基本思想：復雜運算分解為四則運算與基本邏輯運算；四則運算的核心是加法運算；補碼運算化減為加；加減運算與移位配合實現(xiàn)乘除。1133 定點加、減法運算計算機的一個重要特點：只能用有限的數(shù)碼位數(shù)來表示操作數(shù)和操作結(jié)果；制定用來表示正、負數(shù)的各種碼制，通過數(shù)據(jù)編碼來簡化數(shù)據(jù)的

6、運算。定點加、減法運算只有遵守模運算規(guī)則的限制條件, 結(jié)果才是正確的，否則就會出現(xiàn)結(jié)果“溢出”。123.3.1 補碼定點加、減法補碼制的加、減法運算公式：在補碼制方法下，加、減運算統(tǒng)一采用加法來處理，運算規(guī)則為：X+Y補= (X補+Y補) MOD 2nX-Y補= (X補+-Y補) MOD 2n操作數(shù)用補碼表示；操作碼為加，兩補碼直接相加；操作碼為減，減數(shù)變補后與被減數(shù)相加；符號位與數(shù)值位一同參加運算，運算結(jié)果是補碼表示。13例1：已知X補=01001，Y補=11100 ； 求X+Y補， X-Y補。-Y補=X+Y補= (X補+Y補) MOD 2 5X-Y補= (X補+-Y補) MOD 2 500

7、100 =(01001 ) MOD 2 5 =00101 =(01001 ) MOD 2 5 =0110114例: x = +0.1011, y = -0.0101, 求 x + y。所以 x+y解: x補 ,y補解： x補=例： x= -0.1101，y= -0.0110，求x - y=?x - y =x補0.1011 y補1.1011xy補 y補= -y補= x - y補0.10111.10110.01101.00111.10100.0110 x補 1.0 0 1 1 -y補 0.0 1 1 00.01101.1 0 0 1 -0.011115下溢：結(jié)果超過了允許表示的最小負數(shù)。溢出：算術(shù)

8、運算的結(jié)果超出了數(shù)碼位數(shù)允許的表示范圍。n位二進制補碼整數(shù)(含1位符號位)，表示范圍：上溢：結(jié)果超過了允許表示的最大正數(shù)。溢出上溢下溢-2n-102n-1-1-2n-12n-1-116例2：已知X補=01010，Y補=01010例3：已知X補=10010，Y補=00100X+Y=X-Y= X+Y補=(01010 ) MOD 2 5 =溢出 X-Y補=(10010 ) MOD 2 5 =溢出1010001110字長為5位，表示范圍：-1615(10)10+(10)10= (20)1015 產(chǎn)生上溢(-14)10 (4)10= (-18)10 -16 產(chǎn)生下溢17進位判斷法單符號法雙符號法(變形補

9、碼法)常用的溢出判別方法18溢出判別設：補碼字長五位：X=X4X3X2X1X0；一位符號位Sx=X4；定點整數(shù)表示范圍-1615，運算結(jié)果超出即溢出；最高數(shù)值位：X3；最高數(shù)值位進位：C；符號位進位：Cs。19進位判斷法：兩個補碼做加法運算，最高數(shù)值位向符號位的進位C，與符號位產(chǎn)生的進位輸出Cs， 不相同時溢出OVR；邏輯表達式為： OVR = CsC OVR=1：結(jié)果溢出OVR=0：結(jié)果正確20從上面例中看到：FAFAz3z4OVRc3c4y3x3y4x4OVR = Cs COVR = C4 C3 當最高數(shù)值位有進位而符號位無進位時,產(chǎn)生上溢； 當最高數(shù)值位無進位而符號位有進位時,產(chǎn)生下溢。

10、邏輯表達式可用異或門實現(xiàn)：21單符號法0 0 1 0 10 1 0 0 1+ 1 1 1 0 01 0 1 0 00 1 0 1 0+ 0 1 0 1 0只有同號數(shù)相加才可能產(chǎn)生溢出，異號數(shù)相加不會產(chǎn)生溢出;兩個符號相同的數(shù)相加，若運算結(jié)果符號相反則發(fā)生了溢出現(xiàn)象; ,其中SX, SY, SZ分別是兩操作數(shù)X、Y及運算結(jié)果Z的符號位。 22判斷電路：FAOVRz4y4x4判斷電路23雙符號法(變形補碼法)：數(shù)符用兩個相同的符號位表示，正數(shù)的雙符號位是00，負數(shù)的雙符號位是11。兩個正數(shù)符號位的運算為00+00=00時,結(jié)果不溢出;兩個正數(shù)符號位的運算為00+00+1=01時,結(jié)果上溢;兩個負數(shù)

11、符號位運算為11+11+1 11時，結(jié)果不溢出;兩個負數(shù)的雙符號位的運算為11+11 10時，結(jié)果下溢。溢出判斷：運算結(jié)果的兩個符號位不一致時,產(chǎn)生溢出.OVR=S1S2, S1，S2分別是運算結(jié)果的第1、第2符號位；S1始終能指示結(jié)果的正負。24一個符號位只能表示正、負兩種情況，當產(chǎn)生溢出時，符號位的含義就會發(fā)生混亂。如果將符號位擴充為兩位S1、S2，符號位能表示的信息量將隨之擴大，既能判別是否溢出，又能指出結(jié)果的符號。雙符號法：FAFAOVRz4c5c4z5x4y4y5x5OVR=S1S2可用異或門實現(xiàn).OVR=Z5Z425實現(xiàn)補碼加、減法運算的邏輯電路實現(xiàn)補碼加減法運算的邏輯電路核心部件

12、是二進制并行加法器F，它接收來自寄存器X和寄存器Y的兩個操作數(shù)。26在補碼加、減法運算中，寄存器X和寄存器Y分別存放補碼形式的數(shù)據(jù)。末位+1操作:Y變補操作：FX：發(fā)送進位控制信號1F,加法器接收進位輸入。同時給出控制信號1F和YF。加法結(jié)果存入寄存器X。27設置特征信息的判別線路和保存特征信息的標志寄存器。 每個特征信號對應標志寄存器中的一個標志位(Flag)。 28用下圖實現(xiàn)加法X+Y補的邏輯操作步驟： X補寄存器X，Y補寄存器Y。 給出控制信號：X F=1，YF=1，且1F =0，X補和Y補送入加法器F的兩個輸入端。 并行加法器F接收X補和Y 補，完成X補+Y 補的加法過程，輸出X+Y補，并置溢出、進位等信號到標志寄存器。 給出控制信號：FX=1，加法器F的輸出結(jié)果送入寄存器X。加法運算結(jié)束。29 X補寄存器X，Y補寄存器Y；用下圖實現(xiàn)減法X-Y補的邏輯操作步驟： 給出控制信號：FX=1，加法器F的輸出結(jié)果 X-Y補送入寄存器X。減法運算結(jié)束。 給出控制信號：XF=1，YF=1。送入加法器F的兩個輸入端；同時給出控制信號：1F=1。 并行加法器F接收X補、Y補和進位信號1，完成X補+Y補+1=X補+-Y補的加法過程，輸出X-Y補并置溢出、進位等信號到標志寄存器。30雙符號位只在加法器中執(zhí)行加法運算時是必要的。當寄存器X或寄存器Y的內(nèi)容送到加法器F時，將符號位