單片機C語言-第8章-外部串行總線擴展的C51編程4課件

8.412位串行A/D轉換器TLC2543

1、TLC2543的特性及引腳TLC2543是TI公司生產(chǎn)的12位串行A/D轉換器，使用開關電容逐次逼近技術完成A/D轉換過程。TLC2543是11個輸入端的12位模數(shù)轉換器，具有轉換快、穩(wěn)定性好、與微處理器接口簡單、價格低等優(yōu)點，應用前景好。8.412位串行A/D轉換器TLC25431、T2、TLC2543的工作過程(1)I/O周期

I/O周期由外部提供的I/OCLOCK定義，延續(xù)8、12或16個時鐘周期，決定選定的輸出數(shù)據(jù)的長度。

1)在I/OCLOCK的前8個脈沖的上升沿，以MSB前導方式從DATAINPUT端輸入8位數(shù)據(jù)到輸入寄存器。其中，前4位是模擬通道地址，控制14通道模擬多路器從11個模擬輸入和3個內部自測電壓中，選通一路到采樣器，該電路從第4個I/OCLOCK脈沖的下降沿開始，對所選信號進行采樣，直到最后一個I/OCLOCK脈沖的下降沿。I/O周期的時鐘脈沖個數(shù)與輸出數(shù)據(jù)長度(位數(shù))有關，輸出數(shù)據(jù)長度由輸入數(shù)據(jù)的D3和D2位確定，輸出數(shù)據(jù)可選擇為8、12或16位。當長度為12或16位時，在前8個時鐘脈沖之后，DATAINPUT無效。

2、TLC2543的工作過程(1)I/O周期2)在DATAOUT端串行輸出8、12或16位數(shù)據(jù)。當CS保持為低電平時，第一個數(shù)據(jù)出現(xiàn)在EOC的上升沿；若轉換由CS控制，則第一個輸出數(shù)據(jù)出現(xiàn)在CS的下降沿。這個數(shù)據(jù)串是前一次轉換的結果，在第一個輸出數(shù)據(jù)位之后的每一個后續(xù)位均由后續(xù)的I/OCLOCK脈沖的下降沿輸出。(2)轉換周期在I/O周期的最后一個I/OCLOCK脈沖的下降沿之后，EOC變成低電平，采樣值保持不變，轉換周期開始，片內轉換器對采樣值進行逐次逼近式A/D轉換。轉換結束后，EOC變?yōu)楦唠娖?。轉換結果鎖存在輸出數(shù)據(jù)寄存器當中，待下一個I/O周期輸出。2)在DATAOUT端串行輸出8、12或16位數(shù)據(jù)。當CS保TLC2543的工作時序TLC2543的工作時序通道地址選擇(D7~D4)數(shù)據(jù)的長度(D3~D2)數(shù)據(jù)的順序(D1)數(shù)據(jù)的極性(D0)3、TLC2543的命令字通道選擇地址用來選擇輸入通道。二進制數(shù)0000~1010是11個模擬量AIN0~AIN10的地址，1011~1101和1110分別是自測試電壓和掉電的地址。地址1011、1100和1101所選擇的自測試電壓分別是((VREF+)-(VREF-))/2、VREF-和VREF+。數(shù)據(jù)的長度(D3~D2)用來選擇轉換的結果采用多少位輸出。D3D2為×0，12位輸出；D3D2為01，8位輸出；D3D2為11，16位輸出。

數(shù)據(jù)的順序位D1用來選擇數(shù)據(jù)輸出的順序。D1為0，高位在前；D1為1，低位在前。數(shù)據(jù)的極性位D0用來選擇數(shù)據(jù)的極性。D0為0，數(shù)據(jù)是無符號數(shù)；D0為1，數(shù)據(jù)是有符號數(shù)。

通道地址選擇(D7~D4)數(shù)據(jù)的長度(D3~D2)數(shù)據(jù)的順序【例8-4】模擬輸入信號從通道0輸入，將輸入的模擬量轉換成二進制數(shù)在顯示器上顯示出來?！纠?-4】模擬輸入信號從通道0輸入，將輸入的模擬量轉換成二#include<reg51.h>sbitSDO=P3^0; //定義端口sbitSDI=P3^1;sbitCS=P3^2;sbitCLK=P3^3;sbitEOC=P3^4;sbitP2_0=P2^0;sbitP2_1=P2^1;sbitP2_2=P2^2;sbitP2_3=P2^3;unsignedcharcodexiao[]={0xC0,0xF9,0xA4,0xB0,0x99,0x92,0x82,0xF8,0x80,0x90};//共陽極數(shù)碼管0-9的段碼voiddelay(unsignedcharn){unsignedchari,j;for(i=0;i<n;i++)for(j=0;j<125;j++);}#include<reg51.h>unsignedintread2543(unsignedcharcon_word)//向TLC2543寫命令及讀轉換后的數(shù)據(jù){unsignedintad=0,i;CLK=0; //時鐘首先置低

CS=0; //片選為0，芯片工作

for(i=0;i<12;i++) {if(SDO) //首先讀TLC2543的一位數(shù)據(jù)

ad=ad|0x01; SDI=(bit)(con_word&0x80); //向TLC2543寫一位數(shù)據(jù)

CLK=1; //時鐘上升沿，TLC2543輸出使能

delay(3); CLK=0; //時鐘下降沿，TLC2543輸入使能

delay(3); con_word<<=1; ad<<=1;}CS=1;ad>>=1;return(ad);}單片機C語言-第8章-外部串行總線擴展的C51編程4課件voidmain(){unsignedintad;while(1){ ad=read2543(0x00); P0=xiao[ad/1000]; //千位數(shù)字的段碼

P2_0=1; //顯示千位

delay(3); P2_0=0; P0=xiao[(ad%1000)/100]; //百位數(shù)字的段碼

P2_1=1; //顯示百位

delay(3); P2_1=0; P0=xiao[(ad%100)/10];//十位數(shù)字的段碼

P2_2=1;//顯示十位

delay(3); P2_2=0; P0=xiao[ad%10]; //個位數(shù)字的段碼

P2_3=1; //顯示個位

delay(3); P2_3=0; }}voidmain()實驗五串行AD轉換實驗TLC549是一種采用8位逐次逼近式工作的A/D轉換器。內部包含系統(tǒng)時鐘、采樣和保持、8位A/D轉換器、數(shù)據(jù)寄存器以及控制邏輯電路。TLC549每25us重復一次“輸入—轉換—輸出”。器件有兩個控制輸入：I/OCLOCK和片選CS。內部系統(tǒng)時鐘和I/OCLOCK可獨立使用。應用電路的設計只需利用I/O時鐘啟動轉換或讀出轉換結果。當CS為高電平時，DATAOUT處于高阻態(tài)且I/O時鐘被禁止。實驗五串行AD轉換實驗TLC549是當CS變?yōu)榈碗娖綍r，前次轉換結果的最高有效位(MSB)開始出現(xiàn)在DATAOUT端。在接下來的7個I/OCLOCK周期的下降沿輸出前次轉換結果的后7位，至此8位數(shù)據(jù)已經(jīng)輸出。然后再將第8個時鐘周期加至I/OCLOCK，此時鐘周期的下跳沿變使芯片進行下一輪的AD轉換。在第8個I/OCLOCK周期之后，CS必須變?yōu)楦唠娖?，并且保持高電平直至轉換結束為止(>17us)